Canddence Sigrity中用Power SI进行DDR3走线阻抗与耦合检查分析docx.docx

Canddence Sigrity中用Power SI进行DDR3走线阻抗与耦合检查分析docx.docx

《Canddence Sigrity中用Power SI进行DDR3走线阻抗与耦合检查分析docx.docx》由会员分享，可在线阅读，更多相关《Canddence Sigrity中用Power SI进行DDR3走线阻抗与耦合检查分析docx.docx（21页珍藏版）》请在冰点文库上搜索。

CanddenceSigrity中用PowerSI进行DDR3走线阻抗与耦合检查分析docx

CanddenceSigrity中用PowerSI进行走线阻抗与耦合检查分析（组件ERC->TraceImp/cpl/refcheck）

基于信号完整性考虑，检查PCB阻抗和其耦合串扰是否满足要求，是硬件工程师的必要工作。

对于有较多高速或信号线的PCB来说，手动检查费时费力效果也不好，非常容易漏掉一些关键点，有必要寻找一种自动检查的方法。

如下介绍基于仿真软件Sigrity的自动检查，其快速、准确，不仅降低了工程师的工作量,且改善了检查的结果，有利于PCB的优化。

Sigrity软件PowerSI进行走线阻抗与耦合检查分析有两点需要注意：

第一个是这个功能计算出来的阻抗和SI9000会有一点偏差。

第二个是其耦合度检查只能检查同层之间的耦合，对于不同层之间的耦合还无法进行检查。

不过在绝大多数的设计中，现有的这个功能已经够用了，通过这个方式可以非常快速的对整版或是重点关注的信号进行阻抗及耦合的检查，找到设计的薄弱环节进行整改。

阻抗和耦合阻抗：

在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。

阻抗常用Z表示；

常见阻抗控制

单端阻抗

50欧

有些特些场景要求控制4（）欧，如XC7Z010-DDR3

VGA阻抗

75欧

差分阻抗

100欧

有些特些场景要求控制80欧，如XC7ZO1O-DDR3

USB的差分阻抗

90欧

LVDS、HDMI、SATA

100欧

耦合性：

co叩ing,也叫耦合度，是对模块间关联程度的度量。

耦合的强弱取决与模块间接品的复杂性、调用模块的方式以及通过界面传送数据的多少？

3.3以仿XC7Z010CLG400与2片32位DDR3阻抗和耦合分析为例

1

POWER

SI

SigritySuiteManager->PowerSI->powerSI->选择组件ERC->TraceImp/cpl/refcheck

Imp/cpl:

表示阻抗和耦合

设置仿真参数检查和设置：

loadLayoutFile->.brd文件（.Spd）->保存->看output报告。

1）在载入.brd文件时，powerSI软件自动跳转至wModelExtraction"的界面了，这时我们要重新选择ERC组件。

2）有问题要修改。

比如短路等，在转换的时候会有些出错。

这一步需要点时间，保存就是在核对的过程。

进入AssignsignalnettoP/Gnet界面，进行电源和GND网络设置。

软件会自动加载相关的网络。

若网络有错误，可通过鼠标右键选择修改网络的属性。

完成后点击下一步。

二二二二二二三二二三二二二二

进入SelectnetsandassignnetpropertiestoformNetGroups界面，选择要进行仿真的网络，根据实际走线进行分组。

例如在DDR仿真中，数据线可按照0-7,8-15,16-23,24-32的方法对数据进行分组。

完成后点击下一步

进入PreviewNetGroups界面，查看己经创建完成的信号分组情况。

完成后点击Finish,完成仿真走线提取。

aou>OMa>ajaj<»am<«M«aKA>»□BM_W«nqq0BMj«u»_nqqomuiMjmqq

第八步：

点击Select:

RunERCSimonly,进入走线参数设置界面，在弹出的窗口中，勾选阻抗和耦合系数检查，两个仿真项目都进行勾选。

设置走线的耦合百分比为1/%,上升时间为1OOps。

选择CheckbyNetGroup,仿真软件只对我们刚才选择的网络进行阻抗和耦合检查。

全部完成后点击Finish,完成仿真走线参数设置。

第九步：

点击SaveFile,进行错误检查并保存设置好参数的文件

•

—

..

•XHkV*.W*—wa*ggg

二

仿真结果分析软件共有十几项分析结果可以查看

ResultsandReport

NetBasedTables/PlotsImpedanceSummaryTable

CouplingSummaryTableCouplingDetailedTableUpper/LowerLayerReferenceDetaile

NetGroupBasedTables/Plots⑥

ImpedanceTx->Rx

ImpedancePlot（collapsed）

ImpedancePlot（expanded）

ImpedanceTable

ImpedanceLayoutOverlay

CouplingTx->Rx

CouplingPlot（collapsed）

CouplingPlot（expanded）

CouplingTable

CouplingLayoutOverlay

ReferenceTx->Rx

ReferencePlot（expanded）3.3.2.1阻抗信息汇总分析

中

■下方做示AWS

阻黑

»/

Mg*2抵点二M========

根据本汇总信息，即可相应地修改PCB文件，直到满足设计阻抗的要求为止。

3.3.2.2耦合信息汇总分析

查看耦合分析表格，报告内容包括网路序号、网络名称、最大干扰源、最大

耦合系数、最大耦合系数所占走线长度的百分比、耦合系数大于0.05的走线长

度百分比、耦合系数在0.01-0.05的走线R度百分比、总的耦合参考数值等内容。

OOM>«

二二火M:

2=:

:

、9疆

二二二二二7“二二““二二二：

UV4二

J三荣荻=EHE"E£二

-

一*一壬:

-上我兰5常一

-

一

一三还EE5X工二二卷:

=

」=====_==========

Mlgl=_§!

_

OOAlyMamxycciuywCCK1.M0OORI>niCO«g00W>MOOU>Uomi>«COUyUcotijvnOOaiwct

6•。

小谆”wmeesM.ji皱击.

M文件.谢行优RK8.

3.3.2.4阻抗在PCB中的体现

3.3.2.6阻抗折叠图

查看所有网络的走线阻抗彩图，在彩图上面有一•排工具栏。

可以选择查看的差分对，对不同的走线进行单独的显示和查看，双击图中任何线段，对应的走线会高亮显示。

3.3.2.7阻抗扩展图gaJsasssaall

3.3.2.8耦合折叠图

3.3.2.10参考平面扩展图

3.4仿真总结

1

软件不能仿真上卜邻层无参考层的走线，如卜面这个走线，其走线区域是净空未铺GND铜

2

仿真不考虑器件焊盘、过孔的影响

SPEED2000会把孔考虑进去。

3

作为参考的电源和地无需在NetManager中勾选。

4

可以Import另一文件的叠层文件，避免PCB修改之后，再仿真又需要重新设置-•遍叠层。

网络设置无法复用，如差分对的设置，每次调入一个新的PCB（如修改之后的PCB）,都需要重新设置一遍

保证参考平面完整，以保证阻抗连续，至于耦合方面，尽量保证3W的标准。

修改成实际的板厚、基材等信息。

要根据厂家的信息来填写。

-TEaEm

检查叠层：

checkstackup->

->vicwMaterial-〉焊盘的设置

材料参数：

可以通过viewMaterial按钮查看。

焊盘的设置:

0

5m»WflrS1oz=3Sum

ms触毛晏。

评也是loz

:

孔的外翩料也是钢吱

选取网络：

prepareNets->SetupP/Gne（s->next将所有的电源网络归类到电源大类（右键->classifyaspowernets）->next（左边一列所有的电源参考平而都为地需要填写GND,右边一列所有的电源都得填写各自电压）->finish选取网络->需要仿真的电源网络以及信号网络。

1）选取电源网络:

选取模块需要的供电电源网络；

注意：

选取的差分网络，对于P端要赋予正极的标注。

选取网络：

prepareNets->SetupP/Gne（s->next将所有的电源网络归类到电源大类（右键->classifyaspowernets）->next（左边一列所有的电源参考平而都为地需要填写GND,右边一列所有的电源都得填写各自电压）->finish选取网络->需要仿真的电源网络以及信号网络。

1）选取电源网络:

选取模块需要的供电电源网络；

注意：

选取的差分网络，对于P端要赋予正极的标注。

环甄树脂是BT;Er为材料的介电常数；Losstangent损耗因数；Deleclandmodelthecoplanar（races共面轨迹的检测与建模

选取器件：

器件选择把要仿真的网络对应的器件（这里面我们选取CPU以及对应的两片DDR3）

（2）选取信号网焰：

选取芯片需要仿直的料络

（注意点：

这里血分为三种情况，一种是单线.一种是是分，一

神是串组〉.

单线：

直接选取MEnableSelectedNets|

3■OOR.DQSCF

趋分：

送取网络后.P跆逐十字圆圈标注！

旦旦皿-g

申组：

选取两端的阳络后,右击.组合成

一个网培即可・•

勾选模式，第一个必须勾选，其它三个根据各自情况勾选（前面有勾即为模式勾选成功。

）

勾选模式，第一个必须勾选，其它三个根据各自情况勾选（前面有勾即为模式勾选成功。

）

ERCSimulation/CheckMode

*ERC-TraceCheckMode^^

RuntKChimonly

✓Select:

RunERCSim&CheckViolations

Select:

LoadResults&CheckViolations

Setup

Optionaksctupnetgroups

Optionaksctupnetgroups

选择发送端芯片或内存控制器或者直接找，输入U1;

网络我们之前己经选择过，该步骤直接跳过，点击下一步。

串阻之间的value值需要补上，根据实际情况，比如22欧姆或33欧姆。

设置ERC仿真参数，保存文件，到此参数设置完成,即可运行仿真。

3.3.1DDR3阻抗连续性和耦合仿真分析第一步：

打开powersi,提取当前的电路板「•程文件，提取完成后会自动生成.spd格式的文件。

第二步：

软件会根据brd文件自动生成一个默认的层叠信息，根据实际电路板情况进行参数调整

hp

!

UH!

UU|

n

Hinppiiumnj

在第五步中：

在选择信号网络时，只要是差分网络都要设置正负极。

选取芯片需要仿真的网络.

5MMmik

（注意点：

这里面分为三种情况，一种是单线，一种是差分，种是串组）“单线：

直接选取网络EnableSelectedNets[

flDOR_DQSOP■OOR_DQSON

eEi差分：

选取网络后，P端显示十字圆圈标注巨

o组合成

申组：

|选取两端的网络后，右击MergeSelectedNets一个网络即可

E）=>0

E

E）由

么OCR_ADOR9_A_ExtendedNet

■DOR_AIX3R9_A

QDOR_aoo«9ExtendedNets

D0E1目

E）E）n0E

E）DEl

E）

8nElEJ

ElaQ

E）回d（3

回En卤E）

E）

■DOR_ADOR7^A

■dor_adw为DOR_AfXM6_A_^xt

■DOR_ADOR6_A

■DOR_ADOR6么DOR_ADORS_A_Ext

■DOR__AOOR5<_A

■DOR.AXXMS么DO«_AD©«-4_A_^xt

■DOR_

■DOR_ADOR3幺OOR_AIXJR2-A-PMt：

■DOR_ADOR2__A

■DOR_>DOR2约DOR.AOORl_A_Pxt：

■DOR_ADOR/

■dor.adcriNDOR_ADORO_A_^mt

■dor^ADORO^A

■dor_adoroEnableSelectedNetsDisableSheetedNetsEnableAJINetsicAbloAJINets

ShowObjectsofNetsNewDeleteRenameImport...

3DViewWalkThroughPropertySetColor

当信号线中有串阻时，需按此步骤操作，串阻两端的网络就连接在一起了。

□/■cves_ourO_J■CVBS

□-Jcpu_cnu.

□_J.CORE_CTRL

（串阻网络选取方法）"

odeace.*«

odeace.*«

第七步:

点击SetupAnalysisNetGroups,指定各个元件的模型，在弹出的SelectTxComponentormemorycontroller中，选择要仿真的走线的TX端的元件，勾选后点击下一步。

在弹出的SelectRxormemoryComponent中，选择要仿真的走线的Rx端的元件，勾选后点击下一步。