计算机组成原理题库集Word格式文档下载.docx
《计算机组成原理题库集Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《计算机组成原理题库集Word格式文档下载.docx（35页珍藏版）》请在冰点文库上搜索。
18、什么是适配器？
19、什么是CPU？
20、
冯诺依曼体系结构要点
第二章
1、以下数中最小的数为〔〕：
101001B
52Q
29D
233H
2、一个8位二进制整数，采用补码表示，且由3个“1〞和5个“0〞组成，那么其最小值是〔〕：
-127
-32
-125
-3
3、假设某数x的真值为-0.1010，在计算机中该数表示为1.0110，那么该数所用的编码方法是〔〕码：
原
补
反
移
4、某数在计算机中用8421BCD码表示为011110001001，其真值是：
789D
789H
1887D
5、float型数据通常用IEEE754单精度浮点数格式表示.假设编译器将float型变量x分配在一个32位浮点存放器FR!
中,且x=-8.25,那么FR1的内容是（）
C1040000H
C2420000H
C1840000H
C1C20000H
6、不属于ALU的部件有（）
加法器或乘法器
移位器
逻辑运算部件
指令存放器
7、处理器中的ALU采用（）来实现
时序电路
组合逻辑电路
控制电路
模拟电路
8、当且仅当（）发生时,称为浮点数溢出（上溢）
阶码上溢
尾数上溢
尾数与阶码同时上溢
尾数或阶码上溢
9、某浮点数采用IEEE754单精度格式表示为C5100000H,那么该数的值是（）（注:
选项中[]内的值为上标）
-1.125*2[10]
-1.125*2[11]
-0.125*2[10]
-0.125*2[11]
10、在C程序中,int类型的变量x的值为-1088。
程序执行时，x先被存放在16位的存放器R1中，然后被算术右移4位。
那么此时R1中的内容以16进制表示是〔〕
FBC0H
FFBCH
0FBCH
87BCH
11、补码表示的8位二进制定点小数所能表示数值的范围是（）
12、以下数中最大的是（）
10000000B
125O
10000110（BCD码）
55H
13、某机字长32位，其中1位符号位，31位表示尾数。
假设用定点小数表示，那么最大正小数为：
+〔1-2-32〕
+〔1-2-31〕
2-32
2-31
14、假设浮点数尾数用补码表示，那么判断运算结果是否为规格化数的方法是：
阶符与数符相同为规格化数
阶符与数符相异为规格化数
数符与尾数小数点后第一位数字相异为规格化数
数符与尾数小数点后第一位数字相同为规格化数
15、算术/逻辑运算单元74181ALU可完成：
16种算术运算功能
16种逻辑运算功能
16种算��运算功能和16种逻辑运算功能
4位乘法运算和除法运算功能
16、ASCII码即美国国家信息交换标准代码。
标准ASCII码占9位二进制位，共表示512种字符。
17、引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围。
18、机器码是信息在计算机中的二进制表示形式。
19、设有七位二进制信息码0110101，那么低位增设偶校验码后的代码为。
20、两个BCD码相加，当结果大于9时，修正的方法是将结果，并产生进位输出。
21、浮点运算器由和组成，它们都是运算器。
只要求能执行运算，而要求能进行运算。
22、现代计算机的运算器一般通过总线结构来组织。
按其总线数不同，大体有、和三种形式。
23、提高加法器运算速度的关键是。
先行进位的含义是。
24、对阶时，使阶向阶看齐，使阶的尾数向移位，每移一位，其阶码加一，直到两数的阶码相等为止。
25、在进行浮点加法运算时，需要完成为、、、、和等步骤。
26、按IEEE754标准，一个浮点数由、、三个域组成，其中的值等于指数的加上一个固定。
27、移码表示法主要用于表示数的阶码E，以利于比拟两个数指数的大小和操作。
28、〔26H或63H〕异或135O的值为。
29、为了提高运算器的速度，可以采用进位、乘除法、流水线等并行措施。
30、设机器数字长为8位（含1符号位），假设机器数为81H（十六进制），当它分别代表原码、补码、反码和移码时，等价的十进制整数分别为、、和
计算题
31、X的补码为：
10101101，用负权的概念计算X的真值。
32、
A=2[-101]×
（-0.1010000），B=2[-100]×
0.1110110，按浮点运算方法计算A+B.（方括号内是阶码）
33、设浮点数字长16位，其中阶码4位〔含1位阶符〕，尾数12位〔含1位数符〕，将51/128转换成二进制规格化浮点数〔要求阶码采用移码，尾数采用补码，二进制表示〕。
并给出此浮点数格式的规格数表示范围。
34、设阶为5位（包括2位阶符）,尾数为8位（包括2位数符）,阶码、尾数均用补码表示,完成以下取值的[X+Y]，[X-Y]运算：
〔1〕X=2-011×
0.100101 Y=2-010×
（-0.011110）
37、写出十进制数-5的IEEE754编码。
38、某加法器进位链小组信号为C4C3C2C1，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。
〔1〕串行进位方式〔2〕并行进位方式
39、什么是奇偶校验码？
40、简述计算机中采用二进制代码的优点。
第三章
1、下面说法正确的选项是
半导体RAM信息可读可写，且断电后仍能保持记忆
半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的
静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失
ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失
2、存储单元是指：
存放一个二进制信息位的存储元
存放一个机器字的所有存储元集合
存放一个字节的所有存储元集合
存放两个字节的所有存储元集合
3、采用虚拟存储器的主要目的是
提高主存储器的存取速度
扩大存储器空间，并能进行自动管理
提高外存储器的存取速度
扩大外存储器的存储空间
4、某SRAM芯片，存储容量为64K×
16位，该芯片的地址线和数据线数目为：
64，16
16，64
64，8
16，16
5、计算机系统中的存贮器系统是指：
RAM存贮器
ROM存贮器
主存贮器
内存贮器和外存贮器
6、交叉存储器实质上是一种〔〕存储器，它能执行独立的读写操作
多模块，并行
多模块，串行
整体式，并行
整体式，串行
7、相联存储器是按（）进行寻址的存储器
地址指定方式
堆栈存取方式
内容指定方式
地址指定与堆栈存取方式结合
8、在主存和CPU之间增加cache的目的是
增加内存容量
提高内存的可靠性
解决CPU与内存之间的速度匹配问题
增加内存容量，同时加快存取速度
9、存储周期是指
存储器的读出时间
存储器进行连续读和写操作所允许的最短时间间隔
存储器的写入时间
存储器进行连续写操作所允许的最短时间间隔
10、存储元存储八位二进制信息，是计算机存储信息的最小单位。
11、存储器带宽指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标。
常用单位有：
位/秒或字节/秒。
12、Cache主要强调大的存储容量，以满足计算机的大容量存储要求。
13、外存〔辅存〕主要强调快速存取，以便使存取速度与CPU速度相匹配。
14、计算机存储器功能是记忆以二进制形式表示的数据和程序。
15、DRAM存储器的刷新一般有、和三种方式，之所以刷新是因为。
16、虚拟存储器只是一个容量非常大的存储器模型，不是任何实际的存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有式、式和式三类。
17、虚拟存储器指的是层次，它给用户提供了一个比实际空间大得多的空间。
18、主存与CACHE的地址映射有、、三种方式。
19、双端口存储器和多模块交叉存储器属于存储器结构，前者采用技术，后者采用技术。
20、CPU能直接访问由和，但不能直接访问。
21、存储器的技术指标主要有、、和。
22、对存储器的要求是，，，为了解决这三方面的矛盾，计算机采用和体系结构。
23、CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为200次。
CACHE存取周期为40ns，主存存取周期为160ns。
分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效率e。
24、cache/主存的效率是85%，平均访问时间为60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。
25、设某RAM芯片，其存储容量为16K×
8位，问：
1）该芯片引出线的最小数目应该是多少？
2）存储器芯片的地址范围是多少？
26、有一个16K×
16的存储器，用1K×
4的DRAM芯片〔内部结构为64×
16〕构成，设读/写周期为0.1ms，问：
1）采用异步刷新方式，如单元刷新间隔不超过2ms，那么刷新信号周期是多少？
2）如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？
死时间率多少？
27、设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。
假设存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns。
问：
顺序存储器和交叉存储器的平均存取时间、带宽各是多少？
28、某磁盘组共有4个记录面，每毫米5道，每道记录信息为12288B，最小磁道直径为230毫米，共有275道，磁盘转速为3000转/分。
〔1〕最低位密度是多少？
〔2〕数据传输率是多少？
〔3〕平均等待时间是多少？
29、某磁盘组有5个记录面，每个记录面的内磁道直径为22cm，外磁道直径为33cm，最大位密度为1600bit/cm，道密度为80道/cm，转速为3600转/分。
〔1〕计算每条磁道的容量；
〔2〕计算磁盘的数据传输率；
〔3〕计算平均等待时间。
30、说出至少三种加速CPU和存储器之间有效传输的措施。
31、存储保护主要包括哪几个方面？
32、计算机存储系统分为哪几个层次？
应用题
33、主存容量为4MB，虚存容量为1GB，那么虚存地址和物理地址各为多少位？
如页面大小为4KB，那么页表长度是多少？
34、CPU执行一段程序时,cache完成存取的次数为2420次，主存完成存取的次数为80次，cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。
35、某机器中，配有一个地址空间为0000H-3FFFH的ROM区域。
现在再用一个RAM芯片（8K×
8）形成40K×
16位的RAM区域，起始地址为6000H,假定RAM芯片有/CS和/WE信号控制端。
CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W（读/写），/MREQ（访存），要求：
〔1〕画出地址译码方案。
〔2〕将ROM与RAM同CPU连接。
36、用16K×
8位的DRAM芯片组成64K×
32位存储器，画出该存储器的组成逻辑框图。
37、某机字长8位，用4K*8位的RAM芯片和2K*8位的ROM芯片设计一个容量为16K字的存储器，其中RAM为高8K字，ROM为低2K字，最低地址为0。
〔1〕地址线和数据线各为多少根？
〔2〕各种芯片的数量是多少？
〔3〕请画出存储器结构图及与CPU的连接图。
38、
以下图为某16位机的主存空间构成示意图，其中RAM为8K*16的随机存储器，ROM位8K*16位的只读存储器。
仔细分析该图，并按要求答题。
〔1〕该存储器最大空间有多少？
已经构成的空间有多少？
〔2〕图中构成的地址空间分布是怎样的？
画出地址空间分布图。
39、某8位机地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片组成存储器，按字节编址，其中RAM的地址为0000H~5FFFH，ROM的地址为6000H~9FFFH。
要求：
〔1〕画出存储器空间分布图，并确定需要的RAM以及RAM芯片数量；
〔2〕画出此存储器组成结构图及与CPU的连接图。
第四章
1、用某个存放器的值做操作数地址的寻址方式称为〔〕寻址。
直接
间接
存放器
存放器间接
2、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP所指示的栈顶单元，如果进栈的操作是：
（A）-〉MSP,（SP）-1-〉SP,那么出栈的操作应为：
（MSP）－〉A, （SP）+1－〉SP
（SP）+1－〉SP,（MSP）－〉A
（SP）-1－〉SP,（MSP）－〉A
（MSP）－〉A, （SP）-1－〉SP
3、变址寻址方式中，操作数的有效地址等于：
基值存放器内容加上形式地址〔位移量〕
堆栈指示器内容加上形式地址〔位移量〕
变址存放器内容加上形式地址〔位移量〕
程序记数器内容加上形式地址〔位移量〕
4、从以下有关RISC的描述中，选择最适宜的答案。
采用RISC技术后，计算机的体系结构又恢复到早期的比拟简单的情况。
为了实现兼容，新设计的RISC��是从原来CISC系统的指令系统中挑选一局部实现的。
RISC的主要目标是减少指令数，提高指令执行效率。
RISC设有乘、除法指令和浮点运算指令。
5、指令系统中采用不寻址方式的目的主要是（）
实现存储程序和程序控制
缩短指令长度，扩大寻址空间，提高编程灵活性
可以直接访问外存
提供扩展操作码的可能并降低指令译码难度
6、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个经常需采（）
堆栈寻址方式
立即寻址方式
隐含寻址方式
间接寻址方式
7、存放器间接寻址方式中，操作数处在（）
通用存放器
堆栈
主存储器
程序计数器
8、指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式，可以实现（）
堆栈寻址
程序的条件转移
程序的无条件转移
程序的条件转移或无条件转移
9、引入操作数寻址方式目的有：
缩短指令长度、扩大寻址范围、提高编程灵活性等。
10、指令系统指一台计算机中所有机器指令的集合，是表征计算机性能的重要因素。
11、一个较完善的指令系统应包含：
类指令，类指令，类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令等。
12、根据操作数所在位置，指出其寻址方式〔填空〕：
〔1〕操作数在存放器中，为寻址方式。
〔2〕操作数地址在存放器，为寻址方式。
〔3〕操作数在指令中，为寻址方式。
〔4〕操作数地址〔主存〕在指令中，为寻址方式〔5〕操作数的地址，为某一存放器内容与位移量之和可以是、、寻址方式。
13、指令寻址方式主要有〔实现指令逐条顺序执行，PC+1->
PC〕和〔实现程序转移〕。
14、从计算机指令系统的角度看当前的计算机指令系统结构分为两大类：
、。
15、地址码表示。
以其数量为依据，可以将指令分为、和等几种。
16、二地址指令中，操作数的物理位置有三种型式，分别是型、型和型。
17、堆栈是一种特殊的寻址方式，它采用原理。
按结构不同分为堆栈和堆栈。
18、形成操作数地址的方式，称为方式。
操作数可以放在存放器、存放器、和中。
19、形成指令地址的方式，称为方式，有寻址和寻址两种。
20、指令字长度分为、、三种形式。
21、指令格式是指令用和表示的结构形式，指令格式由字段和两字段组成。
22、指令系统是表征一台计算机的重要因素，它的和不仅直接影响到机器的硬件结构，也影响到。
23、设某计算机数据线、地址线均是8位，有一条相对寻址的无条件转移指令存于内存的20H单元中，指令给出的位移量D=00010101B，该指令占用2个字节，试计算：
1〕取该指令时PC的内容；
2〕该指令执行结束时PC的内容。
24、
指令格式结构如下所示，试分析指令格式及寻址方式特点。
3125
24
23…20
190
OP
I
目标存放器
20位地址
25、说明RISC指令系统的主要特点。
26、一个比拟完善的指令系统应该包括哪几类指令？
27、一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。
I，X，D组成该指令的操作数有效地址E。
设R为变址存放器，R1为基值存放器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。
第五章
a单项选择题
1、一般机器周期的时间是根据〔〕来规定的。
主存中读取一个指令字的时间
主存中读取一个数据字的时间
主存中写入一个数据字的时间
2、存放微程序的控制存储器称为：
高速缓冲存储器
控制存储器
虚拟存储器
3、以下表达中正确描述的句子是：
同一个CPU周期中，可以并行执行的微操作叫相容性微操作
同一个CPU周期中，可以并行执行的微操作叫相交性微操作
同一个CPU周期中，可以并行执行的微操作叫相斥性微操作
同一个CPU周期中，可以并行执行的微操作叫排他性微操作
4、计算机操作的最小时间单位是：
时钟周期
指令周期
CPU周期
微指令周期
5、以下部件中不属于控制器的是：
IR
操作控制器
PC
PSW
6、同步控制是:
只适用于CPU控制的方式
只适用于外围设备控制的方式
由统一时序信号控制的方式
所有指令执行时间都相同的方式
7、在CPU中跟踪指令后继地址的存放器是：
MAR
8、指令流水线中主要存在三种相关冲突：
资源相关、数据相关及控制相关。
9、并发性指两个或两个以上事件在同一时间间隔内发生。
10、硬布线控制器的缺点：
增加了到控存中读取微指令的时间，执行速度慢。
11、微程序控制器的优点：
规整性、灵活性、可维护性强。
12、微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最根本的操作。
13、微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位。
14、时钟周期是CPU处理操作的最大时间单位。
15、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现。
16、地址存放器用于存放当前执行的指令码，供进行指令译码。
17、程序计数器用于存放CPU正在执行的指令的地址。
18、指令存放器用于保存当前CPU所要访问的内存单元的地址。
19、请在括号内填入适当答案。
在CPU中：
（1）保存当前正在执行的指令的存放器是；
（2）保存当前正要执行的指令地址的存放器是；
（3）算术逻辑运算结果通常放在和。
20、硬布线器的设计方法是：
先画出流程图，再利用写出综合逻辑表达式，然后用等器件实现。
21、微程序控制器由、、三大局部组成，其中是ROM存储器，用来存放。
22、流水CPU中的主要问题是：
相关、相关和相关。
23、并行处理技术主要有三种形式：
并行、并行和并行。
24、微程序设计技术是利用方法设计的一门技术，具有规整性、、可维护性等一系列优点。
25、微指令格式中，微指令的编码通常采用以下三种方式：
、和。
26、由于数据通路之间的结构关系，微操作可分为和两种。
27、在程序执行过程中，控制器控制计算机的运行总是处于、分析指令和的循环当中���
28、CPU从主存取出一条指令并执行该指令的时间叫，它常用假设干个来表示，而后者又包含假设干个。
29、CPU的四个主要功能是、、和。
30、目前的CPU包括、和CACHE。
31、在流水线浮点加法器中，假设有取指、译码、执行和回写四个过程段，每个过程段所需要的时间分别为：
T1=60ns，T2=50ns，T3=90ns，T4=80ns，试计算该加法器的加速比是多少。
32、简述CPU根本功能
33、简述什么是微指令？
34、简述什么是微命令？
35、简述什么是指令周期？
36、简述什么是微程序控制器？
37、解释机器指令和微指令的关系。
38、计算机内有哪两股信息在流动？
如何区分它们？
39、流水线中有三类数据相关冲突：
写后读〔RAW〕相关；
读后写〔WAR〕相关；
写后写〔WAW〕相关。
判断以下三组指令各存在哪种类型的数据相关。
（1）I1LADR1，A；
M〔A〕→R1，M〔A〕是存储器单元
I2ADDR2，R1；
〔R2〕+〔R1〕→R2
（2）I3ADDR3，R4；
〔R3〕+〔R4〕→R3
I4MULR4，R5；
〔R4〕×
〔R5〕→R4
（3）I5LADR6，B；
M〔B〕→R6，M〔B〕是存储器单元
I6MULR6，R7；
〔R6〕×
〔R7〕→R6
40、今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。
请问：
〔1〕流水线的操作周期应设计为多少？
〔2〕假设相邻两条��令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。
〔3〕如果在硬件设计上加以改良，至少需推迟多少时间？
41、某机采用微程序控制方式，其控制存储器容量为：
512×
48（位）。
微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微
升级会员 