硬件EMC设计规范文档格式.docx

硬件EMC设计规范文档格式.docx

《硬件EMC设计规范文档格式.docx》由会员分享，可在线阅读，更多相关《硬件EMC设计规范文档格式.docx（15页珍藏版）》请在冰点文库上搜索。

8.3.2有源震荡器11

8.4面板电路12

8.5数字总线电路12

前言

本规范的其他系列规范：

无

与对应的国际标准或其他文件的一致性程度：

规范代替或作废的全部或部分其他文件：

与其他规范或文件的关系：

本规范由工程技术中心提出。

本规范主要起草和解释部门：

本规范主要起草人：

本规范批准部门：

硬件设计规范

8电路设计

电路设计中，如按功能划分种类繁多，不胜枚举。

功能电路的设计好坏，在于设计人员的理论知识和实践经验，在此不做讨论。

由于各类认证中，对电磁兼容要求越来越重视，就此需要重点关注的电路设计大致可分为以下几类：

8.1电源电路

电源电路设计中，功能性设计主要考虑温升和纹波大小。

温升大小由结构散热和效率决定；

输出纹波除了采用输出滤波外，输出滤波电容的选取也很关键：

大电容一般采用低电容，小电容采用0.1和1000共用。

电源电路设计中，电磁兼容设计是关键设计。

主要涉及的电磁兼容设计有：

传导发射和浪涌。

传导发射设计一般采用输入滤波器方式。

外部采购的滤波器内部电路一般采用下列电路：

1和2为X电容，防止差模干扰。

差模干扰大时，可增加其值进行抑制；

1和2为Y电容，防止共模干扰。

共模干扰大时，可增加其值进行抑制。

需要注意的是，如自行设计滤波电路，Y电容不可设计在输入端，也不可双端都加Y电容。

浪涌设计一般采用压敏电阻。

差模可根据电源输入耐压选取；

共模需要电源输入耐压和产品耐压测试综合考虑。

当浪涌能量大时，也可考虑压敏电阻（或）与放电管组合设计。

8.1.1电源输入部分的设计

应遵循①先防护后滤波；

②B规格要求的电源输入端推荐两级滤波电路，且尽量靠近输入端；

③在电源输入端滤波电路前和滤波电路中无采样电路和其它分叉电路；

如果一定有采样电路，采样电路应额外增加了足够的滤波电路。

原因说明：

①先防护后滤波：

第一级防护器件应在滤波器件之前，防止滤波器件在浪涌、防雷测试中损坏，或导致滤波参数偏离，第二级保护器件可以放在滤波器件的后面；

选择防护器件时，还应考虑个头不要太大，防止滤波器件在布局时距离接口太远，起不到滤波效果。

②B规格要求的电源输入端推荐两级滤波电路，且尽量靠近输入端：

B要求比A要求小10，即小3倍，所以应有两级滤波电路；

A规格要求至少一级滤波电路；

所谓一级滤波电路指包含一级共模电感的滤波电路。

如果一定有采样电路，采样电路应额外增加了足够的滤波电路：

电源采样电路应从滤波电路后取；

如果采用电路精度很高，必须从电源输入口进行采样时，必须增加额外滤波电路。

8.1.2电源输出部分的设计

应遵循①电源模块输出一定要求有滤波措施,推荐使用共模电感或差模电感；

②长距离电源走线是否预留足够电容组100.1或10.01，应考虑板每间隔7.5放置一对。

①电源模块输出一定要求有滤波措施,推荐使用共模电感或差模电感：

用共模电感进行滤波，防止开关电源的噪声串到整个单板的电源、地上；

用磁珠进行滤波，防止开关电源的噪声串到整个单板的电源、地上；

在电源输出端设计Y电容时，需斟酌，如有螺钉可使Y电容就近接地时，可考虑增加，否则不用。

②长距离电源走线是否预留足够电容组100.1或10.01，应考虑板每间隔7.5放置一对：

当电源模块有多路电源输出时，比如提供给通讯接口的通讯电源、地，提供给传感器供电的12V、24V电源、地，提供给继电器驱动用的12V电源、地，均会存在长距离走线问题，为了使电源、地之间的阻抗最小，且回路最小，应每隔7.5增加一对电容。

8.1.3电源转换芯片的设计

应遵循电源转换芯片输入输出端应并联电容和去耦电容；

电容容值应依据芯片手册推荐，或者依据驱动能力来估算；

开关转换芯片输出应考虑磁珠进行滤波。

8.2接口电路

接口电路多种多样，一般需电缆引出的接口电路需要较完备的电磁兼容设计，如总线、485总线；

其他的接口电路如232、等一般采用磁珠加管设计。

8.2.1485接口设计

485接口标准电路如下：

在具体设计中，R12用自恢复保险丝，保护效果更好。

一般不使用放电管；

管可作为预留设计（取决于驱动芯片内部是否包含管）。

需要注意的是，共模电容需设计在接口端，这样做的原因是抑制外部的传导干扰和快速脉冲群干扰，以免其对485数据通信产生扰乱。

接口保护时，和电容参数略有不同。

485总线共模电压范围为-7～+12V；

总线的共模电压为-27V。

8.2.2232接口设计

232接口标准电路如下：

485差分接口优先选用共模电感或者磁珠进行滤波，232接口用磁珠进行滤波；

滤波电路尽量靠近端口，磁珠或共模电感到端子间走线长度小于2.5；

如防护器件过多，磁珠到端子间走线长度距离大于2.5，则应在最靠近接口处增加Y电容或高压电容进行滤波，Y电容要满足耐压要求；

如果采用屏蔽电缆，屏蔽层要接；

需要接出到端子的通讯地需要经过滤波。

8.2.3接口设计

接口标准电路如下：

具体设计中，共模电感一般用磁珠代替；

C1、C2共模电容为预留设计，当口有辐射输出干扰时，C1、C2可对其进行抑制。

需要注意的是，因数据速率高，选用时必须采用低电容的管，管最少能承受8以上的接触静电放电。

8.2.4接口设计

磁珠电容可根据实际情况进行参数调整。

8.2.5以太网接口设计

以太网接口标准电路如下：

当网口变压器共模抑制比较差或需要通过的标准比较严酷时，需要增加L1、L2共模电感；

C9、C10、C11、C12为预设计，根据实际的情况增加，一般不需要增加；

C2、C3为与设计，根据是实际的情况增加或调整。

8.3时钟晶体电路

时钟晶体电路一般有两种：

无源晶体电路和有源震荡器电路。

时钟晶体电路一般是辐射发射的干扰源。

8.3.1无源晶体

无源晶体标准电路如下：

在实际设计时，R3电阻和C3电容为预留设计。

R3电阻可帮助启震；

C3电容可改善震荡信号质量。

8.3.2有源震荡器

标准电路如下：

实际设计时，C1是预留设计。

C1电容可改善震荡器输出信号质量。

供电磁珠一般不可缺省，其作用时防止震荡器的高频信号通过电源污染外部电路。

时钟芯片电源管脚采用滤波电路或者滤波电路；

晶体外壳要做接地设计；

时钟信号分叉时在分叉后每路都设置匹配电阻，匹配电阻靠近时钟芯片；

T型网络，或采用末端匹配。

8.4面板电路

面板电路一般指面板和面板按键，一般面板电路需要考虑防静电。

以电路为列进行说明：

电路一般不采用这种连接方法：

而采用下列连接方法：

原因：

静电干扰时，头一种方法将静电引入驱动电路可能引起故障；

第二种方法则将静电引入电源，电源对所有信号都可视为低阻抗。

当驱动为动态驱动时，一般在电阻后会预留接地电容，以平缓开关信号。

8.5数字总线电路

数字总线电路需要考虑数字信号质量进行设计。

沿信号的过冲也产生辐射发射干扰。

在空间允许情况下，每个总线芯片的数据线，逻辑控制信号都应串联一个22欧或33欧电阻。

如下图：

通过示波器测量发现，一般不串联电阻时，数字线信号波形如下：

串联电阻后，波形如下：

可见，信号质量大大改善。

产品要满足的标准：

2412V电源防护：

以下方案较为全面，有浪涌的共模，差模防护，同时有和传导等低频的保护。

24输入其他方案：

Y电容：

22003000V，对于普通应用可以用400V电容。

共模电感：

434A4H0.7