STM8L中文参考手册3要点Word文档下载推荐.docx

STM8L中文参考手册3要点Word文档下载推荐.docx

《STM8L中文参考手册3要点Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《STM8L中文参考手册3要点Word文档下载推荐.docx（165页珍藏版）》请在冰点文库上搜索。

参见图23：

路由接口（RI）框图（介质，介质+高密度的设备）。

15.3.4数据格式

根据选定的配置方式，数据被写入指定的

寄存器描述如下：

●8位右对齐：

被加载到dac_dhr8[7:

0]位转换的数据[11:

4】数据

●12位左对齐：

被加载到dac_ldhrh[7:

0]比特的转换数据

[4]数据和dac_ldhrl[4]比特的转换数据[3:

0]

●12位右对齐：

被加载到dac_rdhrh[3:

[8]数据和dac_rdhrl[7:

0]比特的转换数据[7:

15.3.5DAC转换序列

启动一个转换，该dac_xdhrx和dac_dhr8寄存器的内容移动到

该dac_chxdorh／L（数据输出）寄存器。

根据在十位

dac_chxcr1寄存器，这种转移到dac_chxdorh／L，可以在两个不同的执行

礼貌的：

●十=0。

转移时执行：

-dac_dhr8是在单一模式的8位转换的数据写入

LSB的dac_xdhrl是12位转换数据单书写模式，

●十=1。

转移时执行触发器时。

两个不同的触发器

（tim4_trgo或swtrig）在中等密度的设备或三个触发器

（tim4_trgo，tim5_trgo或swtrig）可以通过在dac_chxcr1注册TSEL位选择。

请参阅第15.3.7：

DAC触发选择。

15.3.6DAC输出电压

数字输入转换为输出电压在0和VREF之间的线性转换+。

模拟输出电压对dac_outx引脚是由下面的公式：

15.3.7DAC触发选择

如果十位被设置在dac_chxcr1寄存器，以下事件可以触发凸—锡安：

●软件触发（swtrig）

●一外部事件（tim4_trgo：

定时器4计数通道输出）在中密度

设备

●三外部事件（tim4_trgo，tim5_trgo或外部引脚）中+和

高密度的设备。

该TSEL[2:

0]位可以用来确定的2个或4个可能的来源将触发转换（中密度的设备和swtrig，swtrig或tim4_trgotim4_trgo，在介质+和高密度器件tim5_trgo或外部引脚）：

●如果软件触发（swtrig）被选中，开始转换一旦swtrigx

一位被设置在dac_swtrigr。

该位复位硬件一旦dac_dorx

寄存器的dac_xdhrx值。

●如果tim4_trgo，tim5_trgo或外部引脚的选择，数据传输

通过两个阶段的上升沿同步器同步

注：

TSEL[2:

0]位时无法更改连接点设置在dac_chxcr1寄存器。

请参考下表。

15.3.8DAC的DMA请求

每个DAC通道有一个DMA能力。

两个DMA通道用于服务DAC通道DMA请求。

一个DAC通道DMA请求时产生的外部触发时十

和dmaenx位设置。

DAC通道DMA请求仍然设置到DAC通道

DMA承认来自DMA控制器。

DAC通道DMA请求

表明dacx_dhrx寄存器已转移到dac_chxdorh／L

寄存器。

DAC通道DMA请求不放在请求队列，所以如果一个第二外部触发到DMA接收确认的第一外部触发之前，没有新的请求被处理和报告没有错误。

15.3.9DACDMA下溢中断

一个DACDMA下部产生中断的DMA模式下触发事件

发生在以前的DMA请求仍悬而未决。

这可能发生，例如，当DAC的触发频率高于DMA请求服务过程。

每个DAC通道，DMA下溢中断可以启用或禁用通过

dmaudrie位dac_chxcr2寄存器。

如果它发生，它是通过在dac_sr注册dmaudr位示意。

15.3.10噪声的产生

为了产生一个可变振幅伪噪声，线性反馈移位寄存器

（lfsrx）寄存器是可。

DAC的噪声的产生是通过设置启用

dac_chxcr1/编织型“01”和速1在dac_chxcr1寄存器。

预装的

价值0xaaaLFSR，和lfsrx输出是在每个转换更新。

这个寄存器

更新三CPU时钟周期的每一个触发事件后，在一个特定的计算

算法（见图48：

221页DACLFSR寄存器算法）。

如果lfsrx是0x000，“1”注入到它（防抱死机构）。

该lfsrx值，可能会掩盖部分或全部通过了

dac_chxcr2/MAMP位在dac_chxcr2，添加到dac_dhrx（可dac_chxrdhrh／L或dac_chxldhrh／L或dac_chxdhr8寄存器取决于选定的数据格式）内容而不溢出，这个值存储到

dac_chxdorh／L寄存器（见下图）。

它可以通过重置dac_chxcr1/着[1:

0]复位lfsrx波的产生位。

DAC必须启用触发器产生的噪声在设置速点

dac_chxcr1寄存器。

15.3.11三角波的产生

添加一个小幅度的三角波形对直流或缓慢变化的信号，它是可能的。

DAC的三角波的产生是dac_ch2cr1/tselsetting选择

dac_chxcr1/着[1:

0]“10”和dac_chxcr1/十到1位的振幅

通过dac_chxcr2/MAMP[3:

0]位在dac_chxcr2寄存器配置。

12。

位内部三角形计数器加三的CPU时钟周期的每一个触发事件后。

然后，该计数器的值添加到dac_dhrx（可

dac_chxrdhrh／L或dac_chxldhrh／L或dac_chxdhr8寄存器取决于选定的数据格式）无溢出和存储到dac_chxdorh／L。

三角递增计数器，它是小于由dac_chxcr2/MAMP[3:

0]位定义的最大振幅（指dac_chxcr2）。

一旦达到配置的振幅，计数器减到0，然后再增加等等

wavenx[1:

0]=“10”和速=‘1’（图49。

）。

它可以通过复位/复位dac_chxcr1着三角WaveX代。

dac_chxcr2/MAMP[3:

0]位不能被改变时，dac_chxcr1/EN位设置。

1。

DAC触发器必须启用生成三角通过设置在dac_chxcr1的速点

2。

该dac_ch1cr2/MAMP[3:

0]位前必须使DAC配置。

否则，他们不能

要改变。

15.3.12双DAC转换

在需要两个DAC通道同时应用有效地利用总线带宽，三双寄存器的实现。

一个独特的寄存器的访问是需要同时驱动两个DAC通道。

使用两个DAC通道和这些双寄存器九可能的转换模式是可能的。

所有的转换方式仍然可以使用单独的dhrx寄存器，如果需要得到。

所有的模式（独立和同步模式）在下面的段落描述。

独立触发无波的产生

在这个转换模式配置DAC，下面的序列是必需的：

●设置两个DAC通道触发使能位dac_ch1cr1/十

dac_ch2cr1/十

●配置不同的触发源的设置不同的值

dac_ch1cr1/TSEL[2:

0]和dac_ch2cr1/TSEL[2:

0]位

●负载双DAC通道数据到所需的dac_dhrx寄存器（可

dac_chxrdhrh／L或dac_chxldhrh／L或dac_chxdhr8寄存器取决于

选定的数据格式）。

当一个DACChannel1触发时，该dac_dhr1（可dac_ch1rdhrh／L或dac_ch1ldhrh／L或dac_ch1dhr8寄存器取决于选定的数据格式）寄存器转移到dac_ch1dorh／L（三个CPU时钟周期后）。

当一个DAC通道触发时，该dac_dhr2（可dac_ch2rdhrh／L或dac_ch2ldhrh／L或dac_ch2dhr8寄存器取决于选定的数据格式）寄存器转移到dac_ch2dorh／L（三个CPU时钟周期后）。

相同LFSR生成独立的触发

●配置两个DAC通道wavenx[1:

0]位为“01”，同样的LFSR的面具

在dac_chxcr2/MAMP[3:

0]位值

选定的数据格式）

当一个DACChannel1触发时，该lfsr1计数器，以相同的掩模/振幅，添加到dac_dhr1（可dac_ch1rdhrh／L或dac_ch1ldhrh／L或dac_ch1dhr8寄存器取决于选定的数据格式）寄存器和转移到dac_dor1。

然后lfsr1更新计数器。

当一个DAC通道到达的lfsr2计数器，触发器，以相同的掩模，加入到dac_dhr2（可dac_ch2rdhrh／L或dac_ch2ldhrh／L

dac_ch2dhr8寄存器取决于选定的数据格式）寄存器和转移到dac_dor2。

然后，该lfsr2更新计数器。

不同的LFSR生成独立的触发

0]位为“01”，设置不同的线性反馈移位寄存器

在dac_ch1cr2/MAMP[3:

0]和dac_ch2cr2/MAMP[3:

0]位掩码值

●负载双DAC通道数据到所需的DHR寄存器

当一个DACChannel1触发时，在lfsr1计数器，与配置的掩模

dac_ch1cr2/MAMP[3:

0]，添加到DHR1寄存器和转移到dac_dor1（三个CPU时钟周期后）。

当一个DAC通道触发时，在lfsr2计数器，通过dac_ch2cr2/MAMP[3:

0]配置的掩模，加入到DHR2寄存器和转移到dac_dor2（三个CPU时钟周期后）。

然后lfsr2更新计数器。

不同的三角形生成独立的触发

0]位为“1”，设置不同的最大

0]位振幅值

当一个DACChannel1触发时，12位DACChannel1三角形计数，用

三角形的幅值dac_ch1cr2/MAMP[3:

0]配置，添加到DHR1寄存器和转移到dac_dor1（三个CPU时钟周期后）。

12位DACChannel1三角计数器然后更新。

当一个DAC通道触发时，DAC通道上的2个三角形计数器，一个三角形

振幅的dac_ch2cr2/MAMP[3:

0]配置，添加到DHR2寄存器部分和转移到dac_dor2（三个CPU时钟周期后）。

DAC通道上的2个三角形计数器然后更新。

同时触发无波的产生

●配置两个DAC通道相同的触发源设置相同的值

该dac_ch1cr1/TSEL[2:

●负载双DAC通道数据所需的DHR寄存器

当触发时，该DHR1，DHR2寄存器转移到dac_dor1和dac_dor2，分别为（三后的CPU时钟周期）。

同时触发相同LFSR生成

当触发时，该lfsr1计数器，与配置的掩模

0]，添加到DHR1寄存器和转移到dac_dor1（三APB1时钟周期后）。

该lfsr1计数器然后更新。

同时，该lfsr2计数器，与配置的掩模

dac_ch2cr2/MAMP[3:

0]，添加到DHR2寄存器和转移到dac_dor2（三个CPU时钟周期后）。

该lfsr2计数器然后更新。

同时触发不同的LFSR生成

面具值采用dac_ch1cr2/MAMP[3:

同时触发不同的三角形生成

当触发时，DACChannel1三角计数器，一个三角形的振幅

通过dac_ch1cr2/MAMP[3:

0]配置，添加到DHR1寄存器和金额

转移到dac_dor1（三个CPU时钟周期后）。

然后DACChannel1三角更新计数器。

同时，DAC通道上的2个三角形与三角形配置计数器，振幅

通过dac_ch2cr2/MAMP[3:

0]，添加到DHR2寄存器和转移到

dac_dor2（三个CPU时钟周期后）。

然后DAC通道上的2个三角形计数器

更新。

同时启动的软件

●负载双DAC通道数据所需的DHR寄存器（dac_dhr12rd，

dac_dhr12ld或dac_dhr8rd）

在这种结构中，一个CPU时钟周期后，该DHR1，DHR2寄存器转移到dac_dor1和dac_dor2，分别。

位7:

6

（1）着[1:

0]：

DAC通道噪声/三角波形的产生，使X。

这些位是只有TEN1=1。

00：

波产生的残疾。

01：

噪声的产生使。

1：

三角代启用。

位5:

3TSEL[2:

DAC通道触发选择。

这些位是只有十=1。

000：

tim4_trgo（定时器0计数通道输出）选择001：

保留

010：

001

（1）：

tim5_trgo选择

010

（1）：

外部触发（系统）

011：

100：

101：

110：

111：

swtrig（软件触发）选择

2位十：

DAC通道触发使。

0：

写入数据保持寄存器的数据（DHR）转移到一个CPU时钟周期后的数据输出寄存器（dorx）。

从dhrx的dorx数据转移是由选定的触发同步。

1位卖座：

DAC通道输出缓冲器禁用。

DAC通道输出缓冲区启用

禁用缓冲DAC通道输出

0位DAC通道使恩。

DAC通道禁用

DAC通道启用

1介质密度器件保留。

6保留，被迫由硬件0。

5位dmaudrie：

DAC通道DMA下溢中断使能。

DMA下部禁止中断。

DMA下溢中断使能。

4位dmaen：

DACDMA使。

DMA残疾。

DMA启用。

3位

（1）MAMP[3:

DAC通道X面罩/振幅选择器。

0000位（0）：

揭露LFSR位/2^1-1三角形振幅

0001：

揭露点

（1）线性反馈移位寄存器位/2^2-1三角形振幅

0010：

揭露点（2比0）线性反馈移位寄存器位/2^3-1三角形振幅

0011：

揭露点（3）线性反馈移位寄存器位/2^4-1三角形振幅

0100：

揭露点（4）线性反馈移位寄存器位/2^5-1三角形振幅

0101：

揭露点（5）线性反馈移位寄存器位/2^6-1三角形振幅

0110：

揭露点（6:

0）线性反馈移位寄存器位/2^7-1三角形振幅

0111：

揭露点（7）线性反馈移位寄存器位/2^8-1三角形振幅

1000：

揭露点（8）线性反馈移位寄存器位/2^9-1三角形振幅

1001：

揭露点（9）线性反馈移位寄存器位/2^10-1三角形振幅

1010：

揭露点（10:

0）线性反馈移位寄存器位/2^11-1三角形振幅

1x1x：

揭露点（11:

0）线性反馈移位寄存器位/2^12-1三角形振幅

在中密度设备保留。

2保留，由硬件0被迫。

1位

（1）swtrig2：

DAC通道2软件触发。

该位设置和清除软件启用/禁用软件触发。

软件触发禁用

软件触发使

只有当双DAC实现这一点是目前（双=1），否则它是被迫0硬件。

0位swtrig1：

DAC通道1软件触发。

此位复位硬件一旦dac_dhrx寄存器的值加载到

dac_dorx寄存器

2保留，被迫由硬件0。

1位

（1）dmaudr2：

DAC通道DMA下部旗。

没有DMA的欠载运行状态检测。

DMA欠载运行状态检测。

只有当双DAC实现这一点是存在的。

否则，它是被迫的0的硬件。

这一点产生的DMA下溢中断。

0位dmaudr1：

4保留，被迫由硬件0。

位3:

0rdhrh[3:

DAC右对齐的数据保持寄存器位最重要的。

这些位是4位最重要的12位数字存储到DHR模拟转换数据加载。

0rdhrl[7:

DAC右对齐数据保持寄存器的最低有效位。

这些信息将作为12位数字到模拟的转换数据存储到人力资源总监的8个最重要的比特加载。

注意：

如果十没有设置，写入该寄存器的触发器dhrx12位并行加载

rdhrh+rdhrl

0ldhrh[7:

DAC左对齐数据保持寄存器位最重要的。

这些位是8位最重要的12位数字模拟加载

转换数据存储到人力资源总监。

ldhrl[4]：

4位DAC通道X左对齐数据保持寄存器的最低有效位。

这些信息将作为12位数字到模拟的转换数据存储到人力资源总监的4个最重要的比特加载。

如果未设置速，写入该寄存器的触发器dhrx12位并行加载

ldhrh+ldhrl。

0保留，被迫由硬件0。

08dhr[7:

DAC的8位数据保持寄存器。

这些位是8位最重要的12位数字存储到DHR模拟转换数据加载。

如果十没有设置，写入寄存器的触发器dhr8[4]DHR8位负荷。

4

DHR缓冲lsbits保持不变。

DAC通道X双模式右对齐的数据保持寄存器最重要

位。

DAC通道X右对齐的数据保持寄存器的最低有效位。

如果十是不确定的，写dac_dch2rdhrl寄存器的12位并行负载触发器

通过dac_dchxrdhrh+dac_dchxrdhrldhrx

DAC通道X双模式左对齐数据保持寄存器位最重要的。

4位DAC通道数据保持寄存器左对齐数据的最低有效位。

如果十是不确定的，写d