基于软件无线电的数字中频信号处理平台的设计.doc

基于软件无线电的数字中频信号处理平台的设计.doc

《基于软件无线电的数字中频信号处理平台的设计.doc》由会员分享，可在线阅读，更多相关《基于软件无线电的数字中频信号处理平台的设计.doc（7页珍藏版）》请在冰点文库上搜索。

基于软件无线电的数字中频信号处理平台的设计

一设计的背景和需求

软件无线电是近十几年来提出来的一种实现无线通信的新概念和新体制。

它的核心是:

将宽带A/D和D/A变换器尽可能地靠近射频或者是中频,把硬件作为无线通信的基本平台,并且尽可能多地采用软件来完成一些在传统意义上由射频及中频模拟电路完成的功能,如系统的工作频段、调制方式由软件来定义,增加了系统的灵活性。

应用了软件无线电技术的系统成本低,升级换代方便,只需改写软件,不需做硬件的重新设计,系统就可重复性得到改善,还可通过相应软件设计就可以在同一硬件平台上完成多种标准、多种业务。

特别对于当前3G多种标准不统一的情况，软件无线电技术有很高的优越性。

限于目前的器件水平，要实现真正意义上的软件无线电平台，即在射频前端就开始采样和数字处理还无法做到，目前通常从中频开始应用软件无线电技术的相关设计思想。

TD-SCDMA直放站需要对基带信号进行处理，初期需要进行同步设计，后期需要进行广播信道解调。

出于研发及技术积累的需要，要求设计一套硬件平台，采用软件无线电的设计思想，完成对TD信号的解调设计。

同时为了满足其他3G标准和新产品的研制需求，要求该平台硬件上不需作大的改动，仅以软件算法上的变动来完成新设计的总体验证。

二方案的论证

本文先从接收机角度讨论通用信号处理平台，先分析目前的接收机设计模式，然后给出平台的总体设计方案。

1软件无线电的体系结构

按照采样方式可以把软件无线电分为三种结构形式：

（1）射频低通采样软件无线电

结构如图1所示

图1

超宽带和超高速的ADC与DAC实现模拟和数字信号之间的转换，超高速DSP实现对信息的全部处理。

此软件无线电的结构最为简单，模拟电路的数量减少到最低程度。

但是，限于目前的器件水平，很难达到，只是一种理想结构。

（2）射频带通采样软件无线电

结构如图2所示

图2

其前端接收并不是全宽带的，而是先经过电调滤波选取所需的信号，再经过放大后，进行带通采样，由高速DSP进行处理。

同样该结构对器件的要求很高，而且对电调滤波器的要求较高，采样频率较多，系统复杂。

（3）中频带通采样软件无线电

结构如图3所示

图3

此结构需要在射频和中频信号之间进行转换，这一部分由模拟电路实现。

在中频进行带通采样完成数字化，DSP实现调制解调。

由于中频的存在，降低了对器件的要求，目前是主要的软件无线电信号处理结构。

2中频接收机的体系结构

确定了软件无线电的体系结构采用中频接收后，现讨论中频接收机的种类。

（1）超外差中频接收机

图4

如图4所示，天线接收的信号通过预滤波器，LNA后首先由镜像滤波器滤除镜像信号，采用超外差方式将射频信号下变频为中频信号，然后在中频通过信道选择滤波器及可变增益放大器对邻道干扰进行抑制，其输出经过正交变换转换为基带信号，最后由ADC采样到DSP解调处理。

其缺点在于由于需要对混叠和镜像的抑制，需要很好的滤波器，其成本高，功耗大，难以集成，所以这种结构很少采用。

（2）零中频接收机

图5

如图5所示，射频信号直接变换为基带信号，即选取零频作为中频，称为零中频接收机。

零中频接收机采用正交变换将射频信号下变频为基带信号，然后对基带信号放大，采用低通滤波器滤波进行邻道抑制选择所需信号，最后由DSP完成解调等功能。

与超外差接收机相比，零中频接收机有明显的优点。

首先，由于取消了中频变换部分，简化了接收机结构，其次信道划分在基带由LPF完成，降低了信道选择滤波器的设计难度，同时由于采用正交变换，所以不需要镜像滤波器，有利于提高集成度，降低功耗。

但是零中频接收机也有明显缺点。

由于直流偏置的存在，基带信号发生畸变，而且正交变换中IQ两路不可能完全一致，本振不可能完全正交，所以易出现镜像干扰，对本振泄漏和隔离度做得不好将对接收机整体性能产生严重影响。

在目前ADI公司和MAXSIM公司均有完全的芯片解决方案。

如ADI的AD8346，AD8347，MAXSIM的MAX19700，MAX2507，MAX2392。

（3）低中频接收机

图6

如图6所示，低中频接收机通过正交变换得到中频信号，由多相滤波器滤除射频镜像信号，在中频进行采样数字化。

低中频接收机由于中频的存在避免了零中频接收机中直流偏置和本振泄漏对性能的影响。

由于中频相对较低，中频放大器和滤波器易于集成，以目前的器件水平，在中频直接进行采样数字化和数据处理是可以做到的。

3数字中频处理的几种常用方案

（1）高速ADC与数字下变频DDC或高速ADC与数字上变频DUC的组合

方案特点分析：

此种方案采用分离的ASIC芯片组成。

优点是芯片可选型号多，开发周期短。

缺点是对于下变频设计而言，前端ADC性能受限制。

对于12bit的ADC，采样率超过50M的受到管制，这样直接限制了性能指标，速度，SNR，失真，动态范围无法完全满足3G开发的需要，并且芯片及外围器件多，对PCB布线密度及尺寸有影响，同时变频芯片的性能指标往往在一定的范围内。

目前的典型应用方案：

下变频：

ADI：

AD6620（DDC）+AD6640（ADC）

Intersil：

HPS50214HPS50216（DDC）

GrayChip：

GC4014GC4016（DDC）

上变频：

AD6623（DUC）

HPS50215HPS50415（DUC）

值得一提的是，目前GrayChip公司的GC5016是一款宽带四通道的可编程数字上/下变频转换器。

单片集成了数字上变频器和数字下变频器，可以把四个通道灵活配置为上变频，下变频或它们的任意组合。

（2）集成ADC与数字下变频或DAC与数字上变频功能的专用ASIC

方案特点分析：

此种方案目前只有ADI公司一家提供了解决方案。

优点是芯片集成度高，易于小尺寸布板，性能指标较高。

由于ADC和DDC集成的特点限制了其应用范围在通信领域，所以ADC一般突破了ADC的12bit，50M的限制。

缺点是芯片使用及配置比较复杂，芯片价格较高。

同时虽然此类ASIC套片可以编程改变性能指标和特性，但是硬件的总体结构限制了其性能指标的调整范围，对一些特定频带和带宽的应用性能不够好，这与上面分立的ASIC方案是一样的。

作为补救和调整措施，FPGA可以对其输出做一些滤波的处理，部分改善其性能。

即便如此，该方案对大多数应用而言还是一个比较好的选择。

目前的典型应用方案：

下变频：

AD6652，AD6654

其中AD6652有两路模拟输入，集成了12bit，65MSPS的ADC，中频采样频率最高达200M。

内部有可配置的数字滤波器，AGC等模块，可以根据不同信号的频率和带宽实现不同的功能及指标。

AD6654有4路或6路模拟输入，集成了14bit，96MSPS的ADC，中频采样频率最高达200M。

其主要用于基站的多载波多模式接收，从成本上和功能上均不适于直放站应用。

上变频：

AD985X系列。

AD985X是ADI的专用DDS芯片系列，用于各种制式的调制输出。

其中AD9856，AD9857是基于DDS内核的数字正交上变频器，广泛用于无线通信领域。

AD9856内部集成了1个高速直接数字频率合成器（DDS）、1个12位200MSPS的高速、高性能数/模转换器、时钟倍频电路、数字滤波器及其他数字信号处理功能模块。

AD9857内部集成了1个高速直接数字频率合成器（DDS）、1个14位200MSPS的高速、高性能数/模转换器、时钟倍频电路、数字滤波器及其他数字信号处理功能模块。

（3）高速ADC或DAC与FPGA的组合

方案特点分析：

此种方案使用FPGA实现数字上下变频和滤波，整形等功能。

优点在于成本低，灵活性大，集成度高，可重配置，重定义性能及指标。

缺点在于开发难度较大，周期长，同时速度受到FPGA的限制，但是随着新型FPGA的上市及分布式算法及CORDIC算法的广泛应用，这个缺点已不明显。

如果有持续的研发积累，该方案是最佳的方案。

目前的典型应用方案：

下行：

LTC2222-11+CYCLONE2或STRATIX

LTC2222-11是凌特公司的11bit，105MSPS的ADC，SNR为140Mhz时65DB，SFNR为80DB。

目前是美国出口管制外的较好的ADC。

根据目前的设计资料，用于数字上下变频单元设计在性能较好时，FPGA的逻辑门的数目要求在30万以上，所以建议为CYCLONE2的EP2C20以上和Stratix系列FPGA的EP1S25或EP2S30以上。

上行：

DAC是没有出口限制的，所以可以根据性能和成本的要求，任选一款。

FPGA的选择同上。

4通用平台的总体设计方案

出于对上述平台方案的分析，设计中采用了低中频接收机的设计方案。

上下变频设计单元采用ADI的套片，下行集成ADC和DDC，上行集成了DAC和DUC。

这样PCB集成度高，易于布线，同时对于下行而言ADC的性能得到保证。

价格与分立的ADC，DDC，DAC，DUC方案相比也具有一定优势。

开发周期上比FPGA方案要快一些。

为了易于设计变更，数据输入输出单元采用单独的PCB设计，基带处理部分作为背板固定不变，充分保留与外界的输入输出接口。

总体结构如图7所示。

虚线框内为硬件平台，基带处理盘是主体，其中DSP是核心处理器，FPGA是协处理器，FLASH完成对DSP的配置引导，SDRAM对DSP的内部存储资源进行扩展。

外围的变频模块PCB可以灵活配置和更换，通过固定的插针方式与基带板连接。

DSP芯片主要完成对下行通道基带输入数据的解调等相关运算，对上行通道输出调制的IQ基带数据。

FPGA作为协处理器，完成下行通道采样数据的FIFO和滤波处理功能，同时可与DSP交换处理中间的临时数据。

DSP采用TMS320C6410ZTS400。

主频400M，处理性能可达3200MIPS，288脚BGA封装。

三上行设计方案

（1）功能设计

上变频单元电路模块实现对来自DSP的成型后的基带抽样值序列上变频为中频，并通过内置的DAC调制输出。

上变频和DAC通过使用ADI公司的AD9856来实现。

该芯片单片集成了DUC和DAC，具有精度高、低成本、低功耗、体积小的优点。

调制载波的频率由芯片的相应寄存器设置实现。

配置芯片使用CPLD实现对芯片工作模式的串行方式设定。

（2）AD9856使用及配置

（3）接口电路

共使用了43个芯片管脚，其中有14个管脚连接至FPGA芯片，5个直接连至DSP板间总线上作串行配置使用。

（4）硬件选型

FPGA

FPGA芯片采用Altera公司的FPGA芯片CYCLONEⅡEP2C20Q240C8，该芯片拥有18752个逻辑单元，26个嵌入式18*18位乘法器，4个可编程锁相环，240个用户IO管脚。

配置芯片采用EPCS4。

电源芯片

上变频PCB设计中，AD9856是单3V供电，FPGA是3.3V的IO供电，1.2V的内核供电。

所以PCB要能够提供3种驱动电压，并有足够的驱动能力。

芯片同样选用了LT1940EFE开关电源芯片和LTC3411EMS。

LT1940能提供双路1.4A的电流驱动能力，输出电压最低1.25V，同时由于其开关频率高达1.1M，远高于目前公司的LM2576的52K，所以可以允许使用很低的电容和电感，从而实现电源的高可靠性，低纹波和PCB高密度布线。

。

LTC3411EMS是固定4M频率的同步降压DC/DC，能够提供一路1.25A的电流驱动能力，输入电压范围为2.6~5.5V，输出电压最低0.8V，用来满足FPGA的内核1.2V供电。

PCB使用两片LT1940EFE和一片LTC3411EMS实现供电。

供电方案如图17所示。

图17

晶振

同下变频PCB一样使用定制的61.44M的贴片晶振。

芯片参考时钟最高可到200M。

接口插座

为了保证与DSP开发板，通用基带平台的接口兼容，同时保证高速信号性能和高密度布线和PCB的小尺寸制作，采用90芯的1.27mm*1.27mm（50mil*50mil）表面贴双排插座作为未来基带处理系列开发的通用接口。