计算机组成原理试题及答案.docx

计算机组成原理试题及答案.docx

《计算机组成原理试题及答案.docx》由会员分享，可在线阅读，更多相关《计算机组成原理试题及答案.docx（35页珍藏版）》请在冰点文库上搜索。

计算机组成原理试题及答案

计算机组成原理试题及答案

一、填空（12分）

1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。

2.变址寻址和基址寻址的区别是：

在基址寻址中，基址寄存器提供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。

3.影响流水线性能的因素主要反映在和

两个方面。

4.设机器数字长为16位（含1位符号位）。

若1次移位需10ns，一次加法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。

5.CPU从主存取出一条指令并执行该指令的时间叫，它通常包含若干个，而后者又包含若干个。

组成多级时序系统。

二、名词解释（8分）

1.微程序控制

2.存储器带宽

3.RISC

4.中断隐指令及功能

三、简答（18分）

1.完整的总线传输周期包括哪几个阶段？

简要叙述每个阶段的工作。

2.设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。

（1）若Cache采用直接相联映像，求出主存地址字段中各段的位数。

（2）若Cache采用四路组相联映像，求出主存地址字段中各段的位数。

3.某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。

中断源

屏蔽字

01234

L0

L1

L2

L3

L4

4.某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。

操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。

（1）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大范围；

（3）一次间址的寻址范围；

（4）相对寻址的寻址范围。

四、（6分）

设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则

计算[25

]+[24

]

五、画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。

（8分）

六、（10分）设CPU共有16根地址线，8根数据线，并用

作访存控制信号，用

作读写控制信号，现有下列存储芯片：

RAM：

1K×8位、2K×4位、4K×8位

ROM：

2K×8位、4K×8位

以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。

要求：

（1）最大4K地址空间为系统程序区，与其相邻2K地址空间为用户

程序区。

（2）合理选用上述存储芯片，说明各选几片？

写出每片存储芯片的地址范围。

（3）详细画出存储芯片的片选逻辑。

允许输出

允许写

74138

七、假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。

试写出中断返回指令（中断服务程序的最后一条指令），在取指阶段和执行阶段所需的全部微操作命令及节拍安排。

若采用微程序控制，则还需要增加哪些微操作。

（10分）

八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提高整机速度的措施。

（8分）

计算机组成原理试题答案

一、填空（12分）

1．127；1/512；-1/512-1/32768；-128。

2．基地址；形式地址；基地址；形式地址。

3．访存冲突；相关问题。

4．300ns；310ns。

5．指令周期；机器周期；节拍。

二、名词解释（8分）

1．微程序控制

答：

采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。

2．存储器带宽

答：

每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。

3．RISC

答：

RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。

4．中断隐指令及功能

答：

中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。

三、简答（18分）

1．答：

总线在完成一次传输周期时，可分为四个阶段：

申请分配阶段：

由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；

寻址阶段：

取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；

传数阶段：

主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；

结束阶段：

主模块的有关信息均从系统总线上撤除，让出总线使用权。

2．答：

（1）若Cache采用直接相联映像：

字块中含64个字节，字块的位数为b=6。

Cache中含有256个字块，所以字块地址位数c=8。

主存容量为1M字节，总位数为20。

主存字块标记位数t=6。

（2）若Cache采用四路组相联映像，

字块中含64个字节，字块的位数为b=6。

每组含有四个字块，每组含256个字节。

Cache中含有64个字块，所以组地址位数q=6。

主存容量为1M字节，总位数为20。

主存字块标记位数t=8。

3．答：

设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：

中断源

屏蔽字

01234

L0

L1

L2

L3

L4

01000

00000

11001

11101

11000

4．答：

（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位；

（2）-64~63；

（3）216；

（4）216．

四、（6分）

答：

被加数为0,101;0.100100，[x]补=00,101;00.100100

加数为0,100;1.010100，[y]补=00,100;11.010100

（1）对阶：

[△j]补=[jx]补-[jy]补=00,101+11,100=00,001

即△j=1，则y的尾数向右移一位，阶码相应加1，即

[y]’补=00,101;11.101010

②求和

+

=

+[Sy]补

=00.100100+11.101010

=00.001110

即[x+y]补=00,101;00.001110

尾数出现“00.0”，需左规。

③规格化

左规后得[x+y]补=00,011;00.111000

∴[x+y]补=00,111;00.111000

五、（8分）

答：

DMA方式接口电路的基本组成框图如下：

以数据输入为例，具体操作如下：

①从设备读入一个字到DMA的数据缓冲寄存器BR中，表示数据缓冲寄存器“满”（如果I/O设备是面向字符的，则一次读入一个字节，组装成一个字）；

②设备向DMA接口发请求（DREQ）；

③DMA接口向CPU申请总线控制权（HRQ）；

④CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；

⑤将DMA主存地址寄存器中的主存地址送地址总线；

⑥通知设备已被授予一个DMA周期（DACK），并为交换下一个字做准备；

⑦将DMA数据缓冲寄存器的内容送数据总线；

⑧命令存储器作写操作；

⑨修改主存地址和字计数值；

⑩判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。

六、（10分）

方法一：

答：

地址空间描述如下：

ROM对应的空间：

1111111111111111

1111000000000000

RAM对应的空间：

1110111111111111

1110100000000000

选择ROM芯片为2K×8位的两片，RAM芯片为2K×4位的两片

ROM芯片1：

1111111111111111

1111100000000000

ROM芯片2：

1111011111111111

1111000000000000

RAM芯片1、2：

（位扩展）

1110111111111111

1110100000000000

CPU与存储器连接图见下页：

方法二：

答：

地址空间描述如下：

ROM对应的空间：

1111111111111111

1111000000000000

RAM对应的空间：

1110111111111111

1110100000000000

选择ROM芯片为4K×8位的一片，RAM芯片为2K×4位的两片

七、（10分）

答：

组合逻辑设计的微操作命令：

取指：

T0：

PC→MAR

T1：

M[MAR]→MDR,PC+1→PC

T2：

MDR→IR,OP[IR]→微操作形成部件

执行：

T0：

SP→MAR

T1：

M[MAR]→MDR

T2：

MDR→PC,SP+1→SP

微程序设计的微操作命令：

取指微程序：

T0：

PC→MAR

T1：

Ad[CMIR]→CMAR

T2：

M[MAR]→MDR,PC+1→PC

T3：

Ad[CMIR]→CMAR

T4：

MDR→IR,OP[IR]→微操作形成部件

T5：

OP[IR]→CMAR

中断返回微程序：

T0：

SP→MAR

T1：

Ad[CMIR]→CMAR

T2：

M[MAR]→MDR

T3：

Ad[CMIR]→CMAR

T4：

MDR→PC,SP+1→SP

T5：

Ad[CMIR]→CMAR

八、（8分）

答：

针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；

针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度；

针对控制器，可以通过指令流水或超标量设计技术提高整机的速度；

针对控制器，可以通过超标量设计技术提高整机的速度；

针对运算器，可以对运算方法加以改进，如进位链、两位乘除法；

针对I/O系统，可以运用DMA技术来减少CPU对外设访问的干预。

1．设[x]补=x0.x1x2…xn。

求证：

[x]补=2x0+x，其中

0（1>X≥0）

x0=

1（0>X>-1）

2．某机字长32位，定位表示，尾数31位，数符1位，问：

（1）定点原码整数表示时，最大正数是多少？

最小负数是多少？

（2）定点原码小数表示时，最大正数是多少？

最小负数是多少？

3．如图B17.1表示用快表（页表）的虚实地址转换条件，快表放在相联存贮器中，其容量为8个存贮单元，问：

（1）CPU按虚地址1去访问主存时主存的实地址码是多少？

（2）当CPU按虚地址2去访问主存时主存的实地址码是多少？

（3）当CPU按虚地址3去访问主存时主存的实地址码是多少？

4．某机有8条微指令I1-I8，每条微指令所包含的微指令控制信号如表所示，a-j分别对应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。

5．CD-ROM光盘的外缘有5mm宽的范围因记录数据困难，一般不使用，故标准的播放时间为60分钟。

计算模式1和模式2情况下光盘存储容量是多少？

6．如图所示的系统中断机构是采用多级优先中断结构，设备A连接于最高优先级，设备B次之，设备C又次之。

要求CPU在执行完当前指令时转而对中断请求进行服务，现假设：

TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、C的服务程序所需的执行时间，TS、TR为保存现场和恢复现场所需时间。

试问：

在此环境下，此系统在什么情况下达到中断饱和？

即在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？

注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。

7、已知x=-0.01111，y=+0.11001，求[x]补，[-x]补，[y]补，[-y]补，x+y=？

，x–y=？

8.某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。

9假设某计算机的运算器框图如图所示，其中ALU为16位的加法器（高电平工作），SA、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，

其读写控制如下表所示：

读控制

R0

RA0

RA1

选择

1

1

1

1

0

0

0

1

1

x

0

1

0

1

x

R0

R1

R2

R3

不读出

写控制

W

WA0

WA1

选择

1

1

1

1

0

0

0

1

1

x

0

1

0

1

x

R0

R1

R2

R3

不写入

要求：

（1）设计微指令格式。

（2）画出ADD，SUB两条微指令程序流程图。

10.画出单机系统中采用的三种总线结构。

11集中式仲裁有几种方式？

画出独立请求方式的逻辑图，说明其工作原理.

12刷存的主要性能指标是它的带宽。

实际工作时显示适配器的几个功能部分要争用刷存的带宽。

假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。

（1）若显示工作方式采用分辨率为1024×768，颜色深度为3B，帧频（刷新速率）为72HZ，计算总带宽。

（2）为达到这样高的刷存带宽，应采取何种技术措施？

13已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：

（1）若每个模块为32K×8位，共需几个模块？

（2）每个模块内共有多少片RAM芯片？

（3）主存共需多少RAM芯片？

CPU如何选择各模块？

1.证明：

当1>x≥0时，即x为正小数，则1>[x]补=x≥0

因为正数的补码等于正数本身，所以

1>x0.x1x2…xn≥0，X0=0

当1>x>-1时，即x为负小数，根据补码定义有：

2>[x]补=2+x>1（mod2）

即2>x0.x1x2…xn>1，xn=1

所以正数：

符号位x0=0

负数：

符号位x0=1

若1>x≥0，x0=0，则[x]补=2x0+x=x

若-1

所以有[x]补=2x0+x，其中

x0=0，1>x≥0

x0=1，-1

2.解：

（1）定点原码整数表示时，

最大正数值=（231–1）10

最小负数值=-（231–1）10

（2）定点原码小数表示时，

最大正数值=–（1-231）10

最小负数值=–（1-231）10

3.解：

（1）用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。

（2）主寸实地址码=96000+0128=96128

（3）虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。

如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。

4.解：

为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。

经分析，（e,f,h）和（b,i,j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,c,d,g四个微命令信号可进行直接控制，其整个控制字段组成如下：

01c01b

直接控制10f10i

acdg11g11j

4位2位2位

5.解：

扇区总数=60×60×75=270000（扇区）

模式1存放计算机程序和数据，其存储容量为：

270000×2048/1024/1024=527MB

模式2存放声音、图象等多媒体数据，其存储容量为：

270000×2336/1024/1024=601MB

6.解：

：

假设主存工作周期为TM，执行一条指令的时间也设为TM。

则中断处理过程和各时间段如图B17.3所示。

当三个设备同时发出中断请求时，依次处理设备A、B、C的时间如下：

tA=2TM+TDC+TS+TA+TR

tB=2TM+TDC+TS+TA+TR

tC=2TM+TDC+TS+TA+TB

达到中断饱和的时间为：

T=tA+tB+tC中断极限频率为：

f=1/T

7解：

[x]原=1.01111[x]补=1.10001所以：

[-x]补=0.01111

[y]原=0.11001[y]补=0.11001所以：

[-y]补=1.00111

[x]补11.10001[x]补11.10001

+[y]补00.11001+[-y]补11.00111

[x+y]补00.01010[x-y]补10.11000

所以：

x+y=+0.01010因为符号位相异，结果发生溢出

8解：

64条指令需占用操作码字段（OP）6位，这样指令余下长度为10位。

为了覆盖主存64K字的地址空间，设寻址模式（X）2位，形式地址（D）8位，其指令格式如下：

15109870

OP

X

D

寻址模式定义如下：

（7分）

X=00直接寻址有效地址E=D（256单元）

X=01间接寻址有效地址E=（D）（64K）

X=10变址寻址有效地址E=（R）＋D（64K）

X=11相对寻址有效地址E=（PC）＋D（64K）

其中R为变址寄存器（16位），PC为程序计数器（16位）

9解：

各字段意义如下：

F1—读RO—R3的选择控制。

F2—写RO—R3的选择控制。

F3—打入SA的控制信号。

F4—打入SB的控制信号。

F5—打开非反向三态门的控制信号LDALU。

F6—打开反向三态门的控制信号LDALU，并使加法器最低位加1。

F7－锁存器SB清零RESET信号。

F8－一段微程序结束，转入取机器指令的控制信号。

R—寄存器读命令

W—寄存器写命令

（2）ADD、SUB两条指令的微程序流程图见图B2.3所示。

图B2.3

10三种系统总线结构如图B2.4：

11解：

有三种方式：

链式查询方式、计数器定时查询方式、独立请求方式。

独立请求方式结构图如图B5.4：

图B5.4

12解：

（1）因为刷新所需带宽=分辨率×每个像素点颜色深度×刷新速度

所以1024×768×3B×72/S=165888KB/S=162MB/S

（2）为达到这样高的刷存带宽，可采用如下技术措施：

1．使用高速的DRAM芯片组成刷存。

2．刷存采用多体交错结构。

3．刷存内显示控制器的内部总线宽度由32位提高到64位，甚至到128位。

4．刷存采用双端口存储器结构，将刷新端口与更新端口分开。

A卷

一、填空题：

（每空1分，共15分）

1、原码一位乘法中，符号位与数值位（ ），运算结果的符号位等于（ ）。

2、码值80H：

若表示真值0，则为（ ）码；若表示真值―128，则为（ ）码。

3、微指令格式分为（ ）型微指令和（ ）型微指令，其中，前者的并行操作能力比后者强。

4、在多级存储体系中，Cache存储器的主要功能是（ ）。

5、在下列常用术语后面，写出相应的中文名称：

VLSI（ ）,RISC（ ）,DMA（ ）,DRAM（ ）。

6、为了实现CPU对主存储器的读写访问，它们之间的连线按功能划分应当包括（ ），（ ）（ ）。

7、从计算机系统结构的发展和演变看，近代计算机是以（ ）为中心的系统结构。

二、单项选择题：

（每题2分，共40分）

1、寄存器间接寻址方式中，操作数处于（ ）中。

A、通用寄存器       B、主存        C、程序计数器         D、堆栈

2、CPU是指（ ）。

A、运算器               B、控制器

C、运算器和控制器       D、运算器、控制器和主存

3、若一台计算机的字长为2个字节，则表明该机器（ ）。

A、能处理的数值最大为2位十进制数。

B、能处理的数值最多由2位二进制数组成。

C、在CPU中能够作为一个整体加以处理的二进制代码为16位。

D、在CPU中运算的结果最大为2的16次方

4、在浮点数编码表示中，（ ）在机器数中不出现，是隐含的。

A、基数             B、尾数         C、符号             D、阶码

5、控制器的功能是（ ）。

A、产生时序信号      B、从主存取出一条指令       C、完成指令操作码译码

D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。

6、虚拟存储器可以实现（ ）。

A、提高主存储器的存取速度

B、扩大主存储器的存储空间，并能进行自动管理和调度

C、提高外存储器的存取周期

D、扩大外存储器的存储空间

7、32个汉字的机内码需要（ ）。

A、8字节          B、64字节        C、32字节       D、16字节

8、相联存储器是按（ ）进行寻址的存储器。

A、地址指定方式          B、堆栈指定方式

C、内容指定方式          D、地址指定方式与堆栈存储方式结合

9、状态寄存器用来存放（ ）。

A、算术运算结果         B、逻辑运算结果

C、运算类型             D、算