实验七 触发器及其应用实验.docx
《实验七 触发器及其应用实验.docx》由会员分享，可在线阅读，更多相关《实验七 触发器及其应用实验.docx（10页珍藏版）》请在冰点文库上搜索。
实验七触发器及其应用实验
实验七触发器及其应用实验
一、实验概述
本实验是通过使用74LS00、74LS74和74LS76来实现RS触发器、D触发器、JK触发器以及T触发器的功能。
二、实验目的
1、掌握基本RS、JK、T和D触发器的逻辑功能
2、掌握集成触发器的功能和使用方法
3、熟悉触发器之间相互转换的方法
三、实验预习要求
1、复习有关触发器内容，熟悉有关器件的管脚分配
2、列出各触发器功能测试表格
3、参考有关资料查看74LS00、74LS74和74LS76的逻辑功能
四、实验原理
在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲（CLK）作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。
把这种在时钟信号触发时才能动作的存储单元电路称为触发器，以区别没有时钟信号控制的锁存器。
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成多种电路的最基本逻辑单元。
1、RS触发器
RS触发器是构成其它各种功能触发器的基本组成部分。
又称为基本RS触发器。
结构是把两个与非门或者或非门G1、G2的输入、输出端交叉连接，如图7.4-1所示。
图7.4-1RS触发器
2、D触发器
D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路，如图7.4-2所示。
。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
图7.4-2D触发器
JK触发器是数字电路触发器中的一种基本电路单元，如图7.4-3所示。
JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。
在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。
由JK触发器可以构成D触发器和T触发器。
图7.4-3JK触发器
4、T触发器
T触发器是在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路。
图7.4-4T触发器
五、Proteus使用的元器件
1. LOGICPROBE（BIG） //逻辑探头（大）。
2. LOGICSTATE //逻辑状态输入。
3. 74LS00 //2输入4与非门。
4. 74LS74 //双D型正沿触发器。
5. 74LS76 //双J-K触发器。
6. OSCILLOSCOPE //示波器，从INSTRUMENTS这栏选择
7. DCLOCK //时钟源，从GENERATORS这栏选择。
六、实验要求
更改输入电平，观察触发器输出的结果。
七、硬件连接图
图7.7-1：
Proteus仿真图
八、实验步骤
1、测试基本RS触发器的逻辑功能
按图7.8-1，用74LS00芯片上的两个与非门组成基本RS触发器，将测试结果记录于表7.8-1中。
0
0
1
1
0
1
1
0
1
0
0
1
1
1
0（保持）
1（保持）
图7.8-1
表7.8-1
2、测试双JK触发器74LS76的逻辑功能
在输入信号为双端输入的情况下，JK触发器是功能完善，使用灵活和通用性较强的一种触发器。
本实验采用74LS76双JK触发器，是下降沿触发的边沿触发器。
引脚功能及逻辑符号如图7.8-2所示，JK触发器的状态方程为
图7.8-2
（1）异步置位及复位功能的测试按图7.8-2，用74LS76芯片的一个JK触发器，将J、K、CP端断开（或任意状态），改变
D和
D的状态。
观察输出Q和
的状态，记录于表7.8-2中。
（2）当将触发器的初始状态置1或置0时，将测试结果记录于表7.8-3中。
D
D
1
0→1
0
1
1→0
1
0
1→0
1
1
0
0→1
1
0
0
0
1
1
表7.8-2
J
K
CP
Qn+1
Qn=1
Qn=0
1
0
0
0→1
1
0
0
1→0
1
0
1
0→1
1
0
1
1→0
0
1
0
0→1
0
1
0
1→0
1
1
1
0→1
1
1
1
1→0
0
表7.8-3
3、测试双D触发器74LS74的逻辑功能
在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1=Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发器的边沿触发器。
D触发器的状态只取决于时种到来前D端的状态。
D触发器应用很广，可供作数字信号的寄存，移位寄存，分频和波形发生等。
有很多种型号可供各种用途需要而选用。
图7.8-3为74LS74双D触发器的引脚排列图和逻辑符号。
图7.8-3
（1）异步置位及复位功能的测试：
按图7.8-3，用74LS74芯片的一个触发器，改变
D和
D的状态，观察输出Q和
的状态；自拟表格记录。
D
D
1
0→1
0
1
1→0
1
0
1→0
1
1
0
0→1
1
0
0
0
1
1
（2）逻辑功能的测试：
用单次脉冲作为D触发器的CP脉冲源，测试D触发器的功能，自拟表格记录。
D
CP
Qn+1
Qn=0
0
0
0→1
0
0
1→0
0
1
0→1
0
1
1→0
1
0
0→1
1
0
1→0
1
九、实验现象
点击开始仿真后运行，控制各个触发器输入端的电平，观察相应输出端的电平，对照相应触发器的真值表发现，电平变化与真值表一致。
动态图：
图7.9-1：
实验现象
十、实验总结
1、事理实验数据记录，分析结果；
整理数据得，测试功能符合真值表逻辑功能
2、总结各输入端的作用。
RS触发器：
R端置0，S端置1、并可实现保持功能
JK触发器：
K端置0、J端置1、并可实现保持和翻转功能
T触发器：
根据输入信号T取值的不同，具有保持和翻转功能
3、叙述各触发器之间的转换方法。
转换方法:
利用令已有触发器和待求触发器的特性方程相等的原则,求出转换逻辑。
（1）写出已有触发器和待求触发器的特性方程。
（2）变换待求触发器的特性方程,使之形式与已有触发器的特性方程一致。
（3）比较已有和待求触发器的特性方程,根据两个方程相等的原则求出转换逻辑
（4）根据转换逻辑画出逻辑电路图。
4、分析实验中的现象，操作中遇到的问题及解决办法。
十一、作业
比较基本RS触发器、JK触发器、D触发器的逻辑功能、触发方式有何不同。
逻辑功能：
RS触发器
当R=0S=0时状态保持不变
当R=1S=0时次态为0态
当R=0S=1时次态为1态
当R=1S=1时次态为不定
JK触发器再有时钟脉冲作用时（CP=1）
当J=0K=0时状态保持不变
当J=0K=1时次态为0态
当J=1K=0时次态为1态
当J=1K=1时次态与现态相反
D触发器（由与非门构成）：
当D=1时，Q=0；当D=0时，Q=1；
触发方式：
RS触发器直接触发，JK触发器是在时钟沿触发的，D触发器分有高电平触发和低电平触发，也有时钟沿触发三种触发方式。
十二、实验思考题
触发器有哪些应用场景？
答：
触发器的典型应用是用来构建寄存器、移位寄存器及计数器等时序逻辑电路模块，在数字系统中应用非常广泛。
升级会员 