《数电》填空选择判断Word下载.docx
《《数电》填空选择判断Word下载.docx》由会员分享，可在线阅读，更多相关《《数电》填空选择判断Word下载.docx（19页珍藏版）》请在冰点文库上搜索。
aABb>
A?
Bc、A?
bBd>
abA
17、数字电路中机器识别和常用的数制是〔A〕。
A、二进制B、八进制C、十进制D、十六进制
18、求一个逻辑函数F的对偶式，可将F中的〔ACD〕。
A."
•"
换成"
+"
"
+'
'
•"
B、原变量换成反变量，反变量换成原变量
G变量不变D、常数中“0"
1〃，“1〃换成“0"
19、n个变量函数的最小项是〔C〕
An个变量的积项，它包含全部n个变量B、n个变量的荷香，它包含n个变量
G每个变量都以原、反变量的形式出现，且仅出现一次D、N个变量的和项，它不包含全部变量
20、逻辑函数F=〔A+B〕〔A+0〔A+D］〔A+曰=〔B〕
A、AB+AC+AD+AEB、A+BCED
C、〔A+BC〔A+DED、A+B+C+D
21、表示最大的3位十进制数，需要〔C〕位二进制数
A8B9C10D11
22、完成如下数制之间的转换〕
〔11101.1〕2=〔〕10=〔〕8=〔〕16
〔57.625〕10=〔（111001.101）2〕8=〔〕16
37、完成如下数制与码制之间的转换〔6分〕
〔47〕10=〔01111010〕余3码=〔01000111〕8421码
〔25.25〕10=〔〕8421BCD=〔〕2421BCD=〔〕8
二、判断正误题
2、异或函数与同或函数在逻辑上互为反函数。
〔对〕
3、8421BC明、2421BC昭和余3码都属于有权码。
〔错〕
4、二进制计数中各位的基是2,不同数位的权是2的藉。
3、每个最小项都是各变量相“与"
构成的，即n个变量的最小项含有n个因子。
〔对〕
4、因为逻辑表达式A+B+AB=A+B立，所以AB=（^立。
5、逻辑函数F=AB+AB+BC+BC已是最简与或表达式。
6、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。
7、卡诺图中为1的方格均表示逻辑函数的一个最小项。
8、在逻辑运算中，“与"
逻辑的符号级别最高。
9、标准与或式和最简与或式的概念一样。
10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。
11、8421码1001比0001大。
12、数字电路中用“1"
和“0"
分别表示两种状态，二者无大小之分。
13、格雷码具有任何相邻码只有一位码元不同的特性。
14、在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
〔错〕三、填空题
1.数字信号的特点是在时间上和幅值上都是断续变化的，其局电平和低电平常用1和0来表示。
2.分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3.在数字电路中，常用的计数制除十进制外，还有2、8、一16。
4.〔10110010.1011〕2=（262.54）8=（B2.B）16
5.（35.4）8=〔〕2=（29.5）10=（1D.8）16=（00101001.0100）8421BCD
6.（39.75）10=〔100111.11〕2=（47.6）8=（27.C）16
7.（5E.C）16=〔〕2=（）8=（94.75）10=（10010100.01110101）8421BCD
8.（01111000）8421BCD=〔1001110〕2=（116）8=（78）10=（4E）16
10.逻辑代数又称为布尔代数。
最根本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或
非与或非同或异或。
11.逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式和卡诺图
12.逻辑代数中与普通代数相似的定律有交换律分配律结合律。
摩根定律又称为反演定律。
13.逻辑代数的三个重要规如此是代入规如此对偶规如此反演规如此。
14.逻辑函数F=A+B+CD的反函数F=AB〔C+D〕。
15.逻辑函数F=A〔B+0•1的对偶函数是A+BC+0。
16.添加项公式AB+AC+BC=ABAC的对偶式为〔A+目（A+C）〔B+0=〔A+B〕〔云+C〕。
17.逻辑函数F=ABCD+A+B+C+D=1。
18.逻辑函数F=ABABABAB=0。
B的逻辑关系是A㊉B。
19.某函数的对偶式为AB+CDBC,如此它的原函数为AB?
（CD）?
（BC）。
20.己知某组合电路的输入AB与输出Y的波形关系如下，如此Y和A、
A!
UUUL
0）
mrinj
21.逻辑函数F〔A,B,C,〕的卡诺图如图1—1所示，如此该函数标准与或式
F（A,B,C,）=m（0，2,5,7）和最简与或
表达式F（A,B,C,）=AC+AC最简与非一与非表达式为
F=AC?
AC,最简或与表达式为F=（A+C）（A+C）,
最简或非-或非表达式为F=（AC）（AC）；
并在最简与或表达式的根底上分别用反演规如此和对偶规如
此直接写出
F=（A+C）（A+C）和F'
=（A+C）（A+C）。
22、在正逻辑的约定下，“1"
表示昼电平，“0"
表示低电平。
23、8421BC昭和2421码是有权码;
全3码和格雷码是无权码。
24、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中,最根本的关系是与逻辑、或逻辑和非逻辑。
第二章
1.三态门输出高阻状态时，ABD是正确的说法。
5.TTL电路在正逻辑系统中，以下各种输入中ABC相当于输入逻辑“1
QQQ接地
6.对于TTL与非门闲置输入端的处理，可以ABD。
Q
7、具有“有1出0、全0出1"
功能的逻辑门是〔B〕。
A、与非门B、或非门C、异或门D、同或门
8、两个类型的集成逻辑门相比拟，其中〔B〕型的抗干扰能力更强。
ATTL集成逻辑门B、CMOS成逻辑门
9、CMOS路的电源电压X围较大，约在〔B〕。
A—5V~+5VB3~18VC5~15VD+5V
10、〔A〕在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。
A、三态门B、TTL与非I'
TC、OCJ
11、一个两输入端的门电路，当输入为10时，输出不是1的门电路为〔C〕。
A、与非门B、或门C、或非门D、异或门
1、所有的集成逻辑门，其输入端子均为两个或两个以上。
2、根据逻辑功能可知，异或门的反是同或门。
4、逻辑门电路是数字逻辑电路中的最根本单元。
5、TTL和CMOS种集成电路与非门，其闲置输入端都可以悬空处理。
6、74LS系列产品是TT瞧成电路的主流，应用最为广泛。
7、TTL与非门的多余输入端可以接固定高电平。
1、根本逻辑关系的电路称为逻辑门，其中最根本的有与门、或门和非门。
常用的复合逻辑门有与非门、或非门、与或非门、异或门和同或门。
2、功能为“有0出1、全1出0"
的门电路是与非门；
具有“有1出1,全0出0"
功能的门电路是或门；
实际中集成与韭门应用的最为普遍。
3、当外界干扰较小时，TTL与非门闲置的输入端可以悬空处理;
TT或非门不使用的闲置输入端应与地相接;
CMOS门输入端口为“与"
逻辑关系时，闲置的输入端应接直电平，具有“或"
逻辑端口的CMOS多余的输入端应接低电平；
即CMOS的闲置输入端不允许悬空。
3、试写出图2.48所示数字电路的逻辑函数表达式，并判断其功能。
解：
电路的逻辑函数表达式为:
FAB?
AC?
BCABACBC
列真值表:
A
B
C
F
1
输入变量中有两个或两个以上为1时，输出才为1,因此电路功能为多数表决器电路。
第三章
1.假如在编码器中有50个编码对象，如此要求输出二进制代码位数为B位。
2.一个16选一的数据选择器，其地址输入〔选择控制输入〕端有C个。
3.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=A。
AA1A0X0A1A0X1A|A0X2A1A0X3bA1A0X0cA1A0X1dA1A0X3
E个。
5.在如下逻辑电路中，不是组合逻辑电路的有D。
7.以下电路中，加以适当辅助门电路，B适于实现单输出组合逻辑电路。
8.用四选一数据选择器实现函数Y=A1A0气偈，应使A。
0=D=0,D=Djo=Q=1,D=D=0
0=D=0,D2=D30=D=1,D2=Q=0
9.用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=A2A2瓦，应AB
A.用与非门，丫=化若冶治花七B.用与门，丫=诊治
C.用或门，y=y2丫3D.用或门，y=Y0丫1丫4丫5丫6丫7
10、如下各型号中属于优先编码器是〔C〕。
A、74LS85B、74LS138C、74LS148D、74LS48
12、八输入端的编码器按二进制数编码时，输出端的个数是〔B〕。
A、2个B、3个C、4个D、8个
13、四输入的译码器，其输出端最多为〔D〕。
A、4个B、8个C、10个D、16个
14、当74LS148的输入端匚〜I7按顺序输入11011101时，输出丫2~疏为〔C〕。
A、101B、010C
、001D
、110
15、译码器的输入量是〔A〕。
A、二进制B、八进制
C、十进制
、十八进制
16、编码器的输出量是〔A〕。
17、组合逻辑电路一般由〔A
A、门电路B、触发器
〕组合而成
C、计数器
、存放器
18、以下哪个编码不能是二一十进制译码器的输入编码〔B〕
A0000B1010C1001D0011
19、8线一3线优先编码器的输入为I0—17，当优先级别最局的I7有效时，其输出丫2?
诊？
丫0的值是〔C〕。
A.111B.010C.000D.101
20、十六路数据选择器的地址输入〔选择控制〕端有〔C〕个。
21、74LS138译码器的输入三个使能端〔
E1=1,E2A=E2EF0〕时，地址码A2A1A0=011，如此输出丫7〜丫0是（
A.11111101B.10111111C.11110111D.11111111
二、判断题：
1、组合逻辑电路的输出只取决于输入信号的现态。
2、3线一8线译码器电路是三一八进制译码器。
3、逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。
4、编码电路的输入量一定是人们熟悉的十进制数。
5、74LS138集成芯片可以实现任意变量的逻辑函数。
6、组合逻辑电路中的每一个门实际上都是一个存储单元。
7、共阴极结构的显示器需要低电平驱动才能显示。
8、只有最简的输入、输出关系，才能获得结构最简的逻辑电路。
1、能将某种特定信息转换成机器识别的二进制数码的组合逻辑电路,称之为编码器；
能将机器识别的二进制数码
转换成人们熟悉的十进制或某种特定信息的组合逻辑电路,称为译码器;
74LS8强常用的组合逻辑电路译码器。
2、在多数数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为数据选择器，也叫做多路开关。
3、74LS147是10线一4线的集成优先编码器；
74LS14眼片是8线一触的集成优先编码器。
4、两片集成译码器74LS13眼片级联可构成一个4线一/线译码器。
5、组合逻辑电路的逻辑特点是，任意时刻的输出状态仅取决于该时刻的当前输入状态，而与信号作用前的电路无关。
6、BC时段译码器输入的是.4—位二进制码。
输出端有7个。
74LS138是3线一8线译码器，译码为输出低电平有效，假如输入为AAA0=110时，输出丫7丫6丫5丫4丫3丫2丫1丫0应为
10111111。
第四章
.B位二进制数码的存放器。
A.2nB.NC.2N1D.2N
文档
2.
在如下触发器中，有约束条件的是C
DF/F
A.主从JKF/FB.主从DF/FC.同步RSF/FD.边沿
8.对于JK触发器，假如J=K,如此可完成C触发器的逻辑功能。
9.欲使JK触发器按Q1+1=CJZ作，可使JK触发器的输入端ABDE
A.J=K=0B.J=Q,K=QC.J=Q,K=QD.J=Q,K=0E.J=0,K=Q
10.欲使JK触发器按d+1=Qn工作，可使JK触发器的输入端ACE
A.J=K=1B.J=Q,K=QC.J=Q,K=QD.J=Q,K=1E.J=1,K=Q
11.欲使JK触发器按a+1=0工作，可使JK触发器的输入端BCD
A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1E.J=K=1
12.欲使JK触发器按a+1=1工作，可使JK触发器的输入端BCE。
A.J=K=1B.J=1,K=0C.J=K=QD.J=K=0E.J=Q,K=0
13.欲使D触发器按cT=Qn工作，应使输入D=D。
A.0B.1C.QD.Q
15.如下触发器中，没有约束条件的是D_。
17.为实现将JK触发器转换为D触发器，应使A。
A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D
18、仅具有置“0"
和置"
1"
功能的触发器是〔C〕。
A、根本RS触发器B、钟控RS触发器C、D触发器D、JK触发器19、由与非门组成的根本RS触发器不允许输入的变量组合S亘为〔A〕。
A、00B、01C
、10
D、11
20、
同步RS触发器的特征方程是〔
D〕。
AQn1RQnB
、Qn1
SQn
C、Qn1RSQnD
SRQn
21、
仅具有保持和翻转功能的触发器是〔
〕。
AJK触发器B、T触发器C、D触发器D、T，触发器
22、触发器由门电路构成，但它不同门电路功能，主要特点是具有〔C〕文档
A、翻转功能B、保持功能C、记忆功能D、置0置1功能
23、TTL集成触发器直接置0端Rd和直接置1端Sd在触发器正常工作时应〔C〕
ARd=1,Sd=0B、Rd=0,Sd=1C、保持高电平“1"
D、保持低电平“0
24、按触发器触发方式的不同，双稳态触发器可分为〔C〕
A、高电平触发和低电平触发B、上升沿触发和下降沿触发
G电平触发或边沿触发D、输入触发或时钟触发
25、按逻辑功能的不同，双稳态触发器可分为〔D〕。
ARSJK、D、T等B
、主从型和维持阻塞型
C、TTL型和MO鼬
、上述均包括
26、为防止“空翻"
现象，应采用〔
B〕方式的触发器。
A、主从触发B、边沿触发
C、电平触发
10、为防止“空翻"
，应采用〔C〕
结构的触发器。
A、TTLB、MOS
C、主从或维持阻塞
27、JK触发器要时钟信号的作用下，要使Qn1Qn,以下输入端连线不能为〔C〕
AJ=K=0BJ=Q,KQCJ=K=QDJ=Q,K=0
28、如下触发器中有约束条件的是〔A〕
A、根本RS触发器B、边沿D触发器C、主从JK触发器D、T触发器
二、判断题
1、仅具有保持和翻转功能的触发器是RS触发器。
2、根本的RS触发器具有“空翻"
现象。
3、同步的RS触发器的约束条件是：
R+S=0。
4、JK触发器的特征方程是：
Qn1JQnKQn。
5、D触发器的输出总是跟随其输入的变化而变化。
6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。
7、主从型JK触发器的从触发器开启时刻在CP下降沿到来时。
8、触发器和逻辑门一样，输出取决于输入现态。
9、维持阻塞D触发器状态变化在CP下降沿到来时。
三、填空题
1.触发器有,2个稳态，存储8位二进制信息要8个触发器。
2.一个根本RS触发器在正常工作时，—它的约束条件是R+S=1，如仕冬不允许输入S=0R=0的信号。
3.触发器有两个互补的输出端QQ,定义触发器的1状态为Q=1Q。
，0状态为Q=0Q=1,可见触发器的状态指的是_Q端的状态。
4.一个根本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是RS=Q
5.在一个CP脉冲作用下，引起触发器两次或屡次翻转的现象称为触发器的空翻，触发方式为主从式式或边沿式式的触发器不会出现这种现象。
6.两个与非门构成的根本RS触发器的功能有M0、置1和保持。
电路中不允许两个输入端同时为低电平,否如此将出现逻辑混乱。
7.通常把一个CP脉冲引起触发器屡次翻转的现象称为口，有这种现象的触发器是钟控的RS触发器,此类触发器的工作属于电平触发方式。
8.为有效地抑制“空翻"
，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型D触发器。
9、JK触发器具有堕0、山、保持和翻转四种功能。
欲使JK触发器实现Qn1Qn的功能，如此输入端J应接高电平1,K应接高电平1。
10、D触发器的输入端子有1个，具有置0和置1的功能。
11、触发器的逻辑功能通常可用特征方程、状态转换图、功能真值表和时序波形图等多种方法进展描述。
12、组合逻辑电路的根本单元是门电路，时序逻辑电路的根本单元是触发器。
13、JK触发器的次态方程为Q+1=jQn'
+K'
Q;
D触发器的次态方程为Cf+1=D。
14、触发器有两个互非的输出端Q和Q,通常规定Q=1,Q=0时为触发器的1状态；
Q=0,Q=1时为触发器的0状态。
Qn1JQ^KQn
15、两个与非门组成的根本RS触发器，正常工作时，不允许RS0,其特征方程为Qn1SRQn,约束条件为RS1。
16、同步RS触发器，在正常工作时，不允许输入端R=S=I，其特征方程为Qn1SRQn（CP1,约束条件
为SR=Q
17、把JK触发器两个输入端子连在一起作为一个输入就构成了T触发器，T触发器具有的逻辑功能是保持和翻转。
18、让T触发器恒输入“1"
就构成了T'
触发器，这种触发器仅具有翻转功能。
第五章
1.如下逻辑电路中为时序逻辑电路的是C。
.
2.N个触发器可以构成最大计数长度〔进制数〕为D的计数器。
2N
3.N个触发器可以构成能存放B位二进制数码的存放器。
4.同步时序电路和异步时序电路比拟，其差异在于后者B°
5.一位8421BC如计数器至少需要B个触发器。
6.欲设计0,1,2,3,4,5,6,7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用B
7.3位移位存放器，串行输入时经C个脉冲后，3位数码全部移入存放器中。
8.用二进制计数器从0做加法计数，计到十进制数178,如此最少需要D个触发器。
」1AJAB，如此jk端的方程为AB。
A.J=AB,K=ABB.J=AB,K=ABC.J=AB,K=ABD.J=AB,K=AB
10.假如四位同步二进制加法计数器的初始状态为QQQQ=1100,如此经过200个脉冲后，它的状态为D
11、描述时序逻辑电路功能的两个必不可少的重要方程式是〔B〕。
A、次态方程和输出方程B、次态方程和驱动方程C、驱动方程和时钟方程D、驱动方程和输出方程
12、用8421BC叫作为代码的十进制计数器，至少需要的触发器个数是〔C〕。
word
A、2B、3C、
升级会员 