数字电子钟设计方案Word文档格式.docx
《数字电子钟设计方案Word文档格式.docx》由会员分享，可在线阅读，更多相关《数字电子钟设计方案Word文档格式.docx（11页珍藏版）》请在冰点文库上搜索。
多谐振荡器电路如图1.2所示。
多谐振荡器提供计数脉冲和为计数器提供校时脉冲。
图1.2多谐振荡器电路
T=（R1+2R2）Cln2
多谐振荡器的频率设计为1Hz，R为47KΩ,C为10μF。
f=1/0.7（R1+2R2）C=1/0.7（47+2*47+RW）0.01≈1Hz
调节电位器Rw，使多谐振荡器产生频率为1Hz的方波信号。
555定时器的引脚图如图1.3所示。
图1.3555定时器引脚图
1.3.2时、分、秒计数器
秒信号经秒计数器、分计数器、时计数器之后。
分别得到显示电路，以便实现用数字显示时、分、秒的要求。
“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制,这里用74LS90来完成计数功能。
a.六十进制计数器，它由两块中规模集成十进制计数器74LS90块组成十进制，另一块组成六进制。
组合起来就构成六十进制计数器，如图1.5所示六十进制计数器。
图1.5两块74LS160构成的六十进制计数器
b.二十四进制计数器。
它由两块中规模集成十进制计数器74LS90。
当高位出现0010状态，低位为0100状态，即计到第24个来自“分”计数器的进位信号时，产生反馈清零信号，如图1.6所示为二十四进制计数器。
图1.6两块74LS160构成的二十四进制计数器
1.3.3译码显示电路
选用器件时应当注意译码器和显示器件相互配合。
一是驱动功率要足够大，二是逻辑电平要匹配
秒计数器、分计数器、和时计数器的计数分别输送给各自的显示译码器,再数送给各自的数码管，显示出时、分、秒的计时。
电路如图1.7所示为计数、译码显示电路。
1.7计数、译码显示电路
1.3.4校时电路
在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。
置开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。
校时电路如图1.12所示为校时电路。
由与非门和二个开关组成，实现对“时”、“分”的校准。
1.12校时电路
当校时开关S1接通时，对小时进行校准，当开关S2接通时，对分钟进行校准。
1.3.5总体电路
数字钟以成为人们常生活中数字电子钟一般由振荡器，译码器，显示器等部分组成。
数字钟的应用非常广泛，应用于人家庭以及车站。
码头。
剧场，办公室等公共场所，给人们的生活，学习，工作，娱乐带来极大的方便，由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确，性能稳定，携带方便等特点，它还用于计时，自动报时及自动控制等各个领域。
尽管目前市场上以有现成数字钟集成电路芯片，价格便宜这些都是数字电路中最基本的，应用最广的电路。
数字电子钟的基本逻辑功能框图如下：
它是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
他的计时装置的周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能。
因此，一个基本数字钟主要由四部分组成。
1555定时器原理：
由555接成多谐触发器，选择合适的电阻与电容，使输出的信号为1HZ，构成标准秒脉冲。
2计数器原理：
有了时间标准：
“秒”信号后，就可以根据60秒为1分，60分为1小时，24小时为一天的计数周期，分别组成两个60进制，一个24进制的计数器。
将这些计数器适当连接，就可以够成秒，分时的计数器，实现计时功能。
74LS90是一个同步加法计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}.该计数器是单路系列脉冲输入4路BCD码信号输出。
分别由74LS90和24进制实现秒，分，时的正常计数。
3译码和数码显示电路原理：
译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。
显示器件选用LED七段数码管。
在译码及数码显示电路输出信号的驱动下，显示出清晰直观的数字符号。
数字显示译码器是驱动显示器的核心部件，它可以将输入代码转换成相应的数字显示代码，并在数码管上显示出来。
下图所示为七段显示译码器7448的引脚图，输入A3、A2、A1和A0接收四位二进制码，输出a～g为高电平有效，可直接驱动共阴极显示器，三个辅助控制端，以增强器件的功能，扩大器件应用。
4校时电路原理：
实际的数字钟电路由于秒信号的精确性和不可能做到完全准确无误，加之电路中其他原因，数字钟总会产生其他原因，数字钟总会产生走时误差的现象，因此，电路中就应该有校准时间的功能的电路。
如图1.13所示为电子钟整体电路。
图1.13数字电子钟电路
1.4安装与调试
1首先调试多谐振荡器。
用示波器观察多谐振荡器输出波形，确定多谐振荡器是否正常工作，振荡频率是否是1Hz。
2调试计数、译码显示电路。
将秒信号输送给秒计数器、分计数器、和时计数器，观察各计数器是否工作正常。
3调试校时电路。
观察校时电路是否起到校时作用。
4整体调试。
各部分电路连接起来，观察电子钟是否正常工作。
电子钟逻辑电路知识
2.1数制
日常生活中，最常用的进位数制是十进制。
而在数字系统中，多采用二进制数，有时也采用八进制数或十六进制数。
电子钟设计用到的计数器只识别二进制数，因此这一节对数制进行说明。
2.1.1十进制
十进制特点是“逢十进一”，有0，1，2，3，4，5，6，7，8，9十个数码。
一个数的大小决定于数码的位置，即数位。
例如十进制数1995可写成展开式：
1995=1*103+9*102+9*101+5*100
2.1.2二进制
二进制数的特点是“逢二进一”，只有0，1两个数码。
从二进制数的特点可以看到它具有的优点。
第一，只有两个数码，只需反映两种状态的元件就可表示一位数。
因此，构成二进制数电路的基本单元结构简单。
第二，储存和传递可靠。
第三，运算简便，所以在计算机中都使用二进制数。
2.1.3十六进制
用二进制表示一个较大的数，位数太多，书写和阅读均不方便，因此在计算机中还常常使用十六进制数。
十六进制的特点是“逢十六进一”，有0-9，A-F这16个数码。
2.2主要元件介绍
7448原理：
图8-51所示为七段显示译码器7448的引脚图，输入A3、A2、A1和A0接收四位二进制码，输出a～g为高电平有效，可直接驱动共阴极显示器，三个辅助控制端，以增强器件的功能，扩大器件应用。
对输入代码0000，译码条件是：
灯测试输入和动态灭零输入同时等于1，而对其他输入代码则仅要求=1，这时候，译码器各段a～g输出的电平是由输入代码决定的，并且满足显示字形的要求。
74LS90原理：
复位输入
输出
R1
R2
S1
S2
QDQCQBQA
H
H
L
×
H
L
×
H
X
L
计
数
A．将输出QA与输入B相接，构成8421BCD码计数器；
B．将输出QD与输入A相接，构成5421BCD码计数器；
C．表中H为高电平、L为低电平、×
为不定状态。
74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；
FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位2。
74LS90具有如下的五种基本工作方式：
（1）五分频：
即由FD、FC、和FB组成的异步五进制计数器工作方式。
（2）十分频（8421码）：
将QA与CK2联接，可构成8421码十分频电路。
（3）六分频：
在十分频（8421码）的基础上，将QB端接R1，QC端接R2。
其计数顺序为000～101，当第六个脉冲作用后，出现状态QCQBQA=110，利用QBQC=11反馈到R1和R2的方式使电路置“0”。
此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一接地。
555定时器
双极型555定时器由电阻分压器、比较器、基本RS触发器、双极型三极管T和输出缓冲器组成，其外部有八个引脚，第8脚为电源端，第1脚为接地端，第3脚为输出端，第4脚为直接复位端，第5脚为控制电压输入端，第6脚为复位控制端，第2脚为置位控制端，第7脚为放电端。
如图2.5所示为555定时器引脚图。
图2.5555定时器引脚图
总结：
我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。
通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。
从中对我们学的知识有了更进一步的理解。
在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。
虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。
设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。
至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。
各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。
同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。
另外，我们设计要从市场需求出发，既要有强大的功能，又要在价格方面比同等档次的便宜。
同时对普通计数器如何构成n进制计数器有了更深的了解和掌握，对自我的实际操作能力也有了很高的提升。
升级会员 