数字电路期末总复习知识点归纳详细Word格式文档下载.docx
《数字电路期末总复习知识点归纳详细Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《数字电路期末总复习知识点归纳详细Word格式文档下载.docx(28页珍藏版)》请在冰点文库上搜索。
L=ABABABEABC
=(AB
ABE)
(AB
ABC)
=A(B
BE)
A(B
BC)
C)(B
B)
A(BB)(BC)
C)
AB
AC
C
4)配项法
利用公式ABACBCABAC将某一项乘以(AA),即乘以1,然后将其折成几项,再与其它项合并。
化简函数1=ABBCBCAB
L=ABBCBCAB
=ABBC(AA)BCAB(CC)
=ABBCABCABCABCABC
=(ABABC)(BCABC)(ABCABC)
=AB(1C)BC(1A)AC(BB)
=ABBCAC
2•应用举例
将下列函数化简成最简的与-或表达式
1)
L=
BD
DCE
dA
2)
L=
BC
3)
ABCD
解:
:
DCEDA
D(B
A)DCE
DBA
DAB
=(ABD)(ABAB)DCE
=ABDDCE
=ABD
2)L=ABBCAC
=AB(CC)BCAC
=ABCABCBCAC
=AC(1B)BC(1A)
=AC
3)L=abAc
BCA
BCD
Ac
bC(a
A)
ABC
;
CABCD)
(ACABC)
=AB(1
CD)
AC(1
四、逻辑函数的化简一卡诺图化简法:
卡诺图是由真值表转换而来的,在变量卡诺图中,变量的取值顺序是按循环码进行
排列的,在与一或表达式的基础上,画卡诺图的步骤是:
1•画出给定逻辑函数的卡诺图,若给定函数有n个变量,表示卡诺图矩形小方块有2n个。
2•在图中标出给定逻辑函数所包含的全部最小项,并在最小项内填1,剩余小方块填
0.
用卡诺图化简逻辑函数的基本步骤:
1•画出给定逻辑函数的卡诺图
2•合并逻辑函数的最小项3.选择乘积项,写出最简与一或表达式
选择乘积项的原则:
1它们在卡诺图的位置必须包括函数的所有最小项
2选择的乘积项总数应该最少
3
每个乘积项所包含的因子也应该是最少的BC
2.选择乘积项,设到最简与一或表达式
L=ADBCDACD
第3章逻辑门电路
门电路是构成各种复杂集成电路的基础,本章着重理解TTL和CMOS两类集成电
路的外部特性:
输出与输入的逻辑关系,电压传输特性。
Vo
AB
c
2
1
-Vnl
t—>
i*
E
0.5:
1
1.5
2*5'
0.3O'
8
VilVoff
V
1.8
ON
Vih
Vnh
Vi
1.TTL与CMOS的电压传输特性
开门电平Von—保证输出为额定低电平
时所允许的最小输入高电平值
在标准输入逻辑时,Von=1.8V
关门VoFF—保证输出额定咼电平90%的情况下,允许的最大输入低电平值,在标准
输入逻辑时,Voff=0.8V
Vil—为逻辑0的输入电压
典型值Vil=0.3V
Vih—为逻辑1的输入电压
典型值Vih=3.0V
Voh—为逻辑1的输出电压
典型值Voh=3.5V
Vol—为逻辑0的输出电压
典型值Vol=0.3V
对于TTL:
这些临界值为VoHmin2.4V,VoLmax0.4V
VIHmin2.0V,Vilmax0.8V
低电平噪声容限:
VnlVoffVl
高电平噪声容限:
VnhVihV°
n
例:
74LS00的VOH(min)2.5VVOL(出最小)°
・4V
VIH(min)2.CVVil
(max)0.7V
它的咼电平噪声容限VnhVihVon=3—1.8=1.2V
它的低电平噪声容限VnlVoffVil=0.8—0.3=0.5V
2.TTL与COMS关于逻辑0和逻辑1的接法
74HC00为CMOS与非门采用+5V电源供电,输入端在下面四种接法下都属于逻辑0
1输入端接地
2输入端低于1.5V的电源
3输入端接同类与非门的输出电压低于0.1V
4输入端接10K电阻到地
74LS00为TTL与非门,采用+5V电源供电,采用下列4种接法都属于逻辑1
1输入端悬空
2输入端接高于2V电压
3输入端接同类与非门的输出高电平3.6V
第4章组合逻辑电路
一、组合逻辑电路的设计方法根据实际需要,设计组合逻辑电路基本步骤如下:
1.逻辑抽象
1分析设计要求,确定输入、输出信号及其因果关系
2设定变量,即用英文字母表示输入、输出信号
3状态赋值,即用0和1表示信号的相关状态
4列真值表,根据因果关系,将变量的各种取值和相应的函数值用一张表格一一列举,变量的取值顺序按二进制数递增排列。
2.化简
1输入变量少时,用卡诺图
2输入变量多时,用公式法
3•写出逻辑表达式,画出逻辑图
1变换最简与或表达式,得到所需的最简式
2根据最简式,画出逻辑图
例,设计一个8421BCD检码电路,要求当输入量ABCDV3或>7时,电路输出为高电平,试用最少的与非门实现该电路。
1分由题意,输入信号是四位8421BCD码为十进制,输出为高、低电平;
2设输入变量为DCBA,输出变量为L;
3状态赋值及列真值表
由题意,输入变量的状态赋值及真值表如下表所示
2•化简
由于变量个数较少,帮用卡诺图化简
3.写出表达式
经化简,得到LABDABC
4.画出逻辑图
、用组合逻辑集成电路构成函数
①74LS151的逻辑图如右图图中,E为输入使能端,低电平有效S2S1S0为地址输入端,
Do~Dy为数据选择输入端,丫、Y互非的输出端,其菜单如下表。
miDi
i7
丫二
i0
其中mi为S2SA的最小项
Di为数据输入
当Di=1时,与其对应的最小项在表达式中出现
当Di=0时,与其对应的最小项则不会出现
利用这一性质,将函数变量接入地址选择端,就可实现组合逻辑函数。
②利用入选一数据选择器74LS151产生逻辑函数LABCABCAB
1)将已知函数变换成最小项表达式
=
AB(C
将L
ABCABC转换成74LS151对应的输出形式Yi
7
miD
在表达式的第1项ABC中A为反变量,E、C为原变量,故ABC=011m3
在表达式的第2项ABC,中A、C为反变量,为B原变量,故ABC=101
同理ABC=111m7
ABC=110m6
这样L=口3。
3口5。
5口6。
6口7。
将74LS151中md3、d5、d6、d7取1
由此画出实现函数L=ABCABCABCABC的逻辑图如下图示。
第5章锁存器和触发器
一、触发器分类:
基本R-S触发器、同步RS触发器、同步D触发器、
从R-S触发器、主从JK触发器、边沿触发器{上升沿触发器(D触发器、JK触发器)下降沿触发器(D触发器、JK触发器)
二、触发器逻辑功能的表示方法
触发器逻辑功能的表示方法,常用的有特性表、卡诺图、特性方程、状态图及时序图。
对于第5章表示逻辑功能常用方法有特性表,特性方程及时序图
对于第6章上述5种方法其本用到。
三、各种触发器的逻辑符号、功能及特性方程
1•基本R-S触发器
特性方程:
Qn1SRQn
RS0(约束条件)
逻辑符号
S
Q
R
2.同步RS触发器
Qn1
RQn(CP=
SSETQ
1C期间有餐
RCLR
若R
1,S
0,则Qn10
0,S
0,则Qn11
0,则Qn1Qn
1,则QQ=1
(不允许出现)
若R1,S0,贝yQ1
n10
0,S0,贝yQn
11
1,S0,则Qn
1Qn
1,S1,则Q
Q=1处于不稳定状态
逻辑功能
Q
SET
DQ
3.同步D触发器
D
CP
CLRQ
特性方程Qn1D(CP=1期间有效)
4•主从R-S触发器
—n
r~Q
RS
约束条件
0,CP作用后,
1,CP作用后,
Qn1
Qn
1,CP作用后,处于不稳定状态
Note:
CP作用后指CP由
0变为1,再E
5•主从JK触发器
特性方程为:
Qn1J&
KQn(CP作用后)
若J
1,K
0,K
1,CP作用后,
Qn(保持)
Qn(翻转)
7.边沿触发器
rP
J
CPc
K
特性方程Qn1SRQn(作用后)
1变为0时
J—|Q
KCLR|Q
边沿触发器指触发器状态发生翻转在CP产生跳变时刻发生,
边沿触发器分为:
上升沿触发和下降沿触发
1)边沿D触发器
①上升沿D触发器
SETQ
CLR"
D—"
其特性方程Qn1D(CP上升沿到来时有效)
②下降沿D触发器
J.
J—Q
K
KCLR"
)
2)边沿JK触发器
①上升沿JK触发器其特性方程Qn1J&
KQn(CP上升沿到来时有效
②下降沿JK触发器
其特性方程Qn1JQnKQn(CP下降沿到来时有效
3)T触发器
①上升沿T触发器
其特性方程Qn1TQn(CP上升沿到来时有效)
②下降沿T触发器其特性方程:
Qn1TQn(CP下降沿到来时有效)
设图A所示电路中,已知A端的波形如图E所示,试画出Q及E端波形,设触发器初始状态为0.
由于所用触发器为下降沿触发的D触发器,
其特性方程为Qn1
D=Qn(CP下降沿到来时)B=CP=AQn
t时刻之前
Qn1,Qn=0,A=0
CP=B=00=0
t1时刻到来时
Qn0,A=1
CP=B=10=1Qn0不变
t2时刻到来时
A=0,Qn0,故B=CP=0,当CP由1变为0时,Qn1Qn=0=
当Qn11,而A=0CP=1
t3时刻到来时,A=1,Qn1CP=AQn=0
当CP=0时,Qn1刁=0
当Qn10时,由于A=1,故CP=AQn=1
若电路如图C所示,设触发器初始状态为0,C的波形如图D所示,试画出Q及E
端的波形
当特性方程Qn1D=刁(CP下降沿有效)
t1时刻之前,A=0,Q=0,CP=B=AQn1
t1时刻到来时A=1,Qn0故CP=B=AQn100
当CP由1变为0时,Qn1Qn=1
当Qn=1时,由于A=1,故CP=11,Qn不变
t2时刻到来时,A=0,Qn=1,故CP=B=A10
此时,cp由1变为0时,Qn1Q7=0
当Qn=0时,由于A=0故CP=00=1
t3时刻到来时,由于A=1,而Qn=0,故CP=AQn0
B
试写出如图示电路的特性方程,并画出如图示给定信号CP、A、E作用下Q端
的波形,设触发器的初始状态为0.
由题意该触发器为下降沿触发器JK触发器其特性方程
J=1,K=1CP作用后Qn1Qn
第6章时序逻辑电路分类一、时序逻辑电路分类
时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路,时序逻辑电路通常由组合逻辑电路和存贮电路两部分组成。
二、同步时序电路分析
分析步骤:
①确定电路的组成部分
②确定存贮电路的即刻输入和时序电路的即刻输出逻辑式
3确定电路的次态方程
4列出电路的特性表和驱动表
5由特性表和驱动表画出状态转换图
6电路特性描述。
分析如下图示同步时序电路的逻辑功能
该电路由2个上升沿触发的T触发器和两个与门电路组成的时序电路
②确定存贮电路的即刻输入和时序电路的即刻输出
存贮电路的即刻输入:
对于FF。
ToA
对于FFi:
ToAQ01
时序电路的即刻输出:
IAQ1Q0
3确定电路的状态方程
对于FF。
Q011AQ0
Qin1(AQ01)Qin
4列出状态表和真值表
由于电路有2个触发器,故可能出现状态分别为00、01、10、11
⑤电路状态图为
⑥电路的特性描述
由状态图,该电路是一个可控模4加法计数器,当A=1时,在CP上升沿到来后电路状态值加1,一旦计数到11状态,Y=1,电路状态在下一个CP上升沿加到00,输出信号
丫下降沿可用于触发器进位操作,当A=0时停止计数。
试分析下图示电路的逻辑功能
该电路由3个上升沿触发的D触发器组成
Q2
Q1
Q0
n+1
Q1
17
③列出状态转换真值表
4由状态表转换真值表画出如下图示状态图
So、Si、S3、S7、S、S4这6个状态,形成了主循环电路,S、S5为无效循环
有效循环无效循环
5逻辑功能分析
由状态图可以看出,此电路正常工作时,每经过6个时钟脉冲作用后,电路的状态循环一次,因此该电路为六进制计数器,电路中有2个无效状态,构成无效循环,它们不能自动回到主循环,故电路没有自启动能力。
三、同步时序电路设计
同步时序设计一般按如下步骤进行:
1)根据设计要求画出状态逻辑图;
2)状态化简;
3)状态分配;
4)选定触发器的类型,求输出方程、状态方程和驱动方程;
5)根据方程式画出逻辑图;
6)检查电路能否自启动,如不能自启动,贝卩应采取措施加以解决例:
用JK触发器设计一同步时序电路,其状态如下表所示,分析如图示同步时序电路
Q2
n+r-
Q1/Y
_A=0__
A=1
01/0
11/0
10/0
00/0
00/1
10/1
由题意,状态图已知,状态表已知。
故进行状态分配及求状态方程,输出方程。
由于有效循环数N=4,设触发器个数为K,则2k>
4得到K=2.
故选用2个JK触发器,将状态表列为真值表,求状态方程及输出方程。
nn
Q1Q0
A00011110
AQnQ°
Qin1的卡偌图:
Qin1AQinQ0AQ;
Q0~AQ;
=(AQoAQ0)Q:
(AQ0AQ;
)Q1n
=(AQ(?
)Q1n(AQ;
将Q:
1Qo
Q:
1(A
Q0)Q1
(A
Q0n)Q:
分别写成JK触发器的标准形式:
Q;
JQn
KQn
对于
FF0:
0n11Q!
1C
)0
得到
J0=1,
K0=1
对于方程Q;
11(A
Q°
n)
(AQo)Q1n
J1=A
Qo
Ki=AQ°
画出逻辑图,选用上升沿触发的JK触发器
第八章脉冲波形的变换与产生
555定时器及其应用
1•电路结构及工作原理
555定时器内部由分压器、
电压比较器、RS锁存器(触发器)和集电极开路的三极管T等三部分组成,其内部结构及示意图如图22a)、22b)所示。
GND
触发
输出
复位
555
图22b)引脚图
在图22b)中,555定时器是8引脚芯卡,放电三极管为外接电路提供放电通路,在使用定时器时,该三极管集电极
(第7脚)一般要接上拉电阻,
Vcc(电源)4Rd复位
C1为反相比较器,C2为同相
比较器,比较器的基准电压由电源电压Vcc及内部电阻分压
控制电压
VCO
阀值输入
VI1
G1
&
比决定,在控制Vc。
(第5脚)
触发输入
VI2
Vcc
□5K
VR2
G2
-S
C2|
+
G3
21悬空时,Vr§
Vcc、Vr2§
Vcc;
如果第5脚外接控制电压,
则VRVCO、VR2VCO,
放电端
6
5
Vcc
放电
阀值控制电压
—\
1..j
VO
—3
G4
SI1
■
RT端(第4脚)是复位端,只要Rd端加上低电平,输出端(第3脚)立即
图22a)555隹时器的电路结构被置成低电平,不受其它输入状态的影响,因此正常工作时必须使R,端接高电平。
由图22a),G1和G2组成的RS触发器具有复位控制功能,可控制三极管T的导通和截止
由图22a)可知,
当Vii>
*(即Vii>
-Vcc)时,比较器Ci输出Vr0
当Vi2>
VR-(即Vi2-Vcc)时,比较器C-输出Vs1
RS触发器Q=0
G3输出为高电平,三极管T导通,输出为低电平(V。
0)
2-
当ViVVr(即Vi-v—Vcc),Vi--Vcc时,比较器C-输出高电平,Vr1,C-输出为低电平乂0
33
+5V
图23用555定时器接成的单稳态触发器
若触发输入端施加触发信号(Vi-Vcc),触发器翻转,电路进入暂稳态,Vo输出为高电平,且放
电三极管T截止,此后电容C充电至Vc-Vcc时,电路又发生翻转,V。
为低电平,放电三极管导通,
电容C放电,电路恢复至稳定状态。
其工作波形如图24所示
根据555定时器的结构和功能可知:
当输入电压Vi0时,Vo1,当Vi由0逐渐升高到2Vcc时,Vf6变为0;
21
当输入电压Vi从高于—Vcc开始下降直到-Vcc,Vo由0变为1;
由此得到555构成的施密特触发器的正向阀值电压VT=2VCC
负向阀值电压VT=VCC,回差电压VTVTVT=VCC
如果参考电压由外接的电压Vco供给,则这时%=Vg,V=丄Vg
1一
Vt=-Vco,通过改变Vco值可以调节回差电压的大小
3)用555构成多谐振荡器
由555构成的多谐振荡器及其工作波形如图27所示
a.接通电源后,电容C被充电,Vc上升,当Vc上升到-Vcc时,触发器被复位,同时放电三极管T导