双向循环彩灯控制器文档格式.docx

资源描述

双向循环彩灯控制器文档格式.docx

《双向循环彩灯控制器文档格式.docx》由会员分享，可在线阅读，更多相关《双向循环彩灯控制器文档格式.docx（25页珍藏版）》请在冰点文库上搜索。

双向循环彩灯控制器文档格式.docx

2音乐彩灯

本次毕业设计的类型为装饰彩灯，题目为：

双向循环点亮彩控

制电路的设计。

1.2.2设计要求

1．要求控制四路彩灯，每路以20W,200V白炽灯为负载（或在实

验箱中以发光二极管为负载）。

2．要求彩灯双向流动点亮，其闪烁频率在（1-10）Hz内持续可

调。

1.2.3设计内容

1．说明彩灯控制器的工作原理和各单元电路的作用。

2．各单元电路的设计要点，简述选择集成组件的原则。

3.组装电路并进行调试，叙述调试方式和调试进程。

4．计算多谐振荡器的元件参数和肯定双向可控硅的额定参数。

路并进行调试，叙述调试方式和调试进程。

5．撰写论文。

第2章单元电路组成与设计计算

设计方案与方框图

这一节包括的内容是设计方案的选择，按照设计要求设计电路，画出系统的电路方框图，并标明信号的流程方向。

2.1.1设计方案

彩灯一般是发光二极管、白炽灯或有不同色彩的灯泡，彩灯控制的方式大致分为两种来实现。

一种是采用微机控制，长处是编程简单，控制的图案花腔多，还能够随时因场地及气氛而改变，需增加的外接电路简单。

另一种是利用电子电路装置控制，其电路不很复杂，制作和调试容易，本钱也较低。

本次设计主要采用第二种方案。

一能够发挥自己的专业优势，二能够充分表现我院理论联系实践的教学方针。

2.1.2方框图

按照设计要求和概述中介绍的彩灯控制电路的大体组成，能够肯定彩灯控制器应包括时钟发生器、顺序脉冲发生电路、双向流动点亮控制电路、可控硅开关电路、驱动电路、彩灯电路和直流电源等组成部份。

在这里先给出一个双向流动彩灯控制器的参考方框图。

见图

图双向流动彩灯控制器方框图

各单元电路的介绍

2.2.1电源电路

电子设备中所用的直流电源，一般是由电网提供的交流电通过整流、滤波和稳压以后取得的，对于直流电源的主要要求是输出电压的幅值稳固，即当电网电压或负载电流波动时能大体维持不变，直流输出电压光滑，脉动成份小，交流电变换成直流电时的转换率高。

该彩灯控制器选用两组直流电源。

一组直流取自桥式整流电容滤波电路，它的输出电压为7V，主要为射极输出器供电；

另一组是经三端集成稳压器CW7805取得，它输出5V直流电压，作为本控制电路中的数字电路（振荡器、计数器和译码器等）部份的直流电源。

由于对这部份电路的供电不需要专门大的电流，所以也能够采用最简单的单管稳压电路取代三端稳压器CW7805。

2.2.2时钟发生器

时钟发生器能够由门电路或555按时器组成的多谐振荡器产生。

采用555电路组成的多谐振荡器是一个比较好的选择。

下面咱们对555电路进行分析。

1．大体555电路简介

555电路是一种将模拟功能与逻辑功能巧妙结合在同一硅片上的组合集成电路。

图中示出了555时基电路的内部等效电路图。

鉴于各类双极型的555集成块的内部电路大同小异，下面咱们以NE555为例分析其内部电路和原理。

从NE555时基电路的内部等效电路图中可看到，VTl-VT4、VT五、VT7组成上比较器Al，VT7的基极电位接在由三5kΩ电阻组成的分压器的上端，电压为⅔VDD；

VT9-VT13组成下比较器A2，VTl3的基极接分压器的下端，参考电位为⅓VDD。

在电路设计时，要求组成份压器的三个5kΩ电阻的阻值严格相等，以便给出比较精准的两个参考电位⅓VDD和⅔VDD。

VTl4-VTl7与一个Ω的正反馈电阻组合成一个双稳态触发电路。

VTl8-VT21组成一个推挽式功率输出级，能输出约200mA的电流。

VT8为复位放大级，VT6是一个能经受50mA以上电流的放电晶体三极管。

双稳态触发电路的工作状态由比较器A一、A2的输出决定。

555时基电路的工作进程如下：

当2脚，即比较器A2的反相输入端加进电位低于VDD的触发信号时，则VT九、VTll导通，给双稳态触发器中的VTl4提供一偏流，使VTl4饱和导通，它的饱和压降Vces箝制VTl5的基极处于低.

图555时基电路的内部等效电路图

电平，使VTl5截止，VTl7饱和，从而使VTl8截止，VTl9导通，VT20完全饱和导通，VT21截止。

因此，输出端3脚输出高电平。

现在，无论6端（阈值电压）为何种电平，由于双稳态触发器（VTl4-VTl7）中的4．7kΩ电阻的正反馈作用（VTl5的基极电流是通过该电阻提供的），3脚输出高电平状态一直维持到6脚出现高于VDD的电平为止。

当触发信号消失后，即比较器A2反相输入端2脚的电位高于VDD，则VT九、VTll截止，VTl4因无偏流而截止，现在若6脚无触发输入，则VTl7的Vces饱和压降通过Ω电阻维持VTl3截止，使VTl7饱和稳态不变，故输出端3脚仍维持高电平。

同时，VTl8的截止使VT6也截止。

当触发信号加到6脚时，且电位高于VDD时，则VTl、VT二、VT3皆导通。

现在，若2脚无外加触发信号使VT九、VTl4截止，则VT3的集电极电流供给VTl5偏流，使该级饱和导通，致使VTl7截止，进而VTl8导通，VTl九、VT2。

都截止，VT21饱和导通，故3脚输出低电平。

当6脚的触发信号消失后，即该脚电位降至低于VDD时，则VTl、VT二、VT3皆截止，使VTl5得不到偏流。

现在，若2脚仍无触发信号，则VTl5通过Ω电阻取得偏流，使VTl5维持饱和导通，VTl7截止的稳态，使3脚输出端维持在低电平状态。

同时，VTl8的导通，使放电级VT6饱和导通。

通过上面两种状态的分析，能够发觉：

只要2脚的电位低于VDD，即有触发信号加入时，必使输出端3脚为高电平；

而当6脚的电位高于VDD时，即有触发信号加进时，且同时2脚的电位高于VDD时，才能使输出端3脚有低电平输出。

4脚为复位端。

当在该脚加有触发信号，即其电位低于导通的饱和压降时，VT8导通，其发射极电位低于lV，因有D3接入，VTl7为截止状态，VTl八、VT21饱和导通，输出端3脚为低电平。

现在，无论2脚、6脚为何电位，均不能改变这种状态。

因VT8的发射极通过D3及VTl7的发射极到地，故VT8的发射极电位任何情形下不会比电压高。

因此，当复位端4脚电位高于时，VT8处于反偏状态而不起作用，也就是说，现在输出端3脚的电平只取决于2脚、6脚的电位。

通过上面对555等效功能电路的分析，可得出555各功能端的真值表。

表2-1555各功能端的真值表

引脚

电平

≤⅓VDD

高电平

悬空状态

⅓VDD

≥⅔VDD

低电平

⅔VDD

保持电平

保持

由表可看出，S、R、MR的输入不必然是逻辑电平，能够是模拟电平，因此，该集成电路兼有模拟和数字电路的特色。

如图所示是用555按时器组成的多谐振荡器。

R一、R二、C是外接按时元件,6脚和7脚连起来接输入,7脚接R一、R2的公共端。

图多谐振荡器

2．电路的设计和计算

（1）工作原理

电路如图所示是用555按时器组成的多谐振荡器。

R1、R2、C是外接按时元件，按时器TH（6）、

（2）端连起来接uC，晶体三极管集电极（7）R1、R2的连接点P。

①起始状态

接通电源前电容C上无电荷，所以接通电源刹时，C来不及充电，故uC=0比较器C1输出为一、C2输出为0，大体RS触发器Q=一、

=0，uO=UOH、TD截止。

②暂稳态Ⅰ

Q=一、

=0、uO=UOH、TD截止，是电路一种暂稳状态，因为在这种状态下，有一个电容C充电、uc缓慢升高的渐变进程在进行着，充电回路是Vcc→R1、R2→C→地，时刻常数是ζ1=（R1+R2）·

C。

③自动翻转Ⅰ

当电容C充电，uC上升到2Vcc/3时，比较器C1输出跳变成0，基

本RS触发器当即翻转到0状态，Q=一、

=0、uo=UOL、TD饱和导通。

图555按时器组成的多谐振荡器

④暂稳态Ⅱ

=0、uo=UOL、TD饱和导通，是电路的另一种暂稳态，因为这种状态下，一样有一个电容C放电、uC缓慢下降的渐变进程在进行着，放电回路是C→R2→TD→F，时刻常数是ζ2=R2·

C（忽略TD饱和导通电阻RCES）。

⑤自动翻转Ⅱ

当电容C放电,uc下降到VCC/3时,比较器C2输出跳变成0,大体RS触发器当即翻转到期状态,Q=一、

=0、uo=UOH、TD截止，即暂稳态Ⅰ。

在暂稳态Ⅰ，电容C又充电、uc再上升……，不难理解，接通电源以后，电路就在两个暂稳态之间来回翻转——振荡，于是在输出端就产生了矩形脉冲。

电路的工作波形见图

图工作波形

（2）振荡频率的估算和占空比可调电路

由工作原理分析明白，电路稳固工作以后，电容C充电和放电的过渡进程老是周而复始重复进行的。

①电容C充电时刻，即暂稳态Ⅰ维持时刻tw1的估算

电容充电时，时刻常数ζ1=（R1+R2）C，起始值uc（0+）=VCC/3，终了值uc（∞）=VCC、转换值uc（tW1）=2VCC/3，代入RC过渡进程计算公式进行计算：

②电容C放电时刻即暂稳态Ⅱ维持时刻tW2R的估算

电容放电时，时刻常数ζ2=R2C，起始值uc（0+）=2Vcc/3,终了值uc（∞）=0,l转换值uc（tW12）=VCC/3,代入RC过渡进程公式进行计算:

③电路振荡频率f

振荡周期T

T=tW1+tW2=（R1+R2）C+2C（2-3）

=（R1+2R2）C

振荡频率f:

（2-4）

图时基电路

④占空比q

概念:

q=tW1/T,脉冲宽度与重复周期之比，称为占空比。

（2-5）

为了方便调节频率能够采用图

2.2.3顺序脉冲发生电路

顺序脉冲发生电路是在时钟脉冲的作用下，能输出在时刻上有前后顺序的脉冲。

它一般是由计数器和译码器组成。

为了达到四路彩灯双向流动电亮的效果，采用的计数器应具有加法和减法计数的功能，以便为改变彩灯电亮的方向提供方便。

具有这种计数功能的计数器很多，比如：

CD4510、CD4029等，前者为十进制加/减计数器（四位BCD码输出），而且带负载能力强，能输出较大的驱动电流。

后者可实现四位二进制或十进制（BCD码输出）计数。

双向流动彩灯所是电路采用CD4510做计数器。

注用意C2,R2中组成微分电路，接至计数器清零端CR，以便在开机时，使清零端取得一个高电平脉冲，使计数器清零。

选择译码器时，要注意和所采用的计数器相匹配，因为计数器的输出端和译码器的输入端直接相连的。

这里采用CD4028，它是4线-10线译码器。

当输入为BCD码时，该译码器十个输出端的对应端变成高电平。

1.计数器

广义地讲，一切能够完成计数工作的器物都是计数器，算盘是计数器，里程表是计数器，钟表是计数器，温度计是计数器等。

具体的各式各样的计数器，能够说是不胜列举，无计其数。

在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能够实现计数操作的电子电路称为计数器。

它的主要特点是：

（1）一般地说这种计数器除输入计数脉冲CP信号之外，很少有另外的输入信号，其输出通常也都是现态的函数，是一种Moore型的时序电路，而输入计数脉冲CP是看成触发器的时钟信号对待。

（2）从电路组成看，其主要组成单元是时钟触发器。

计数器应用十分普遍，从各式各样的小型数字仪表，到大型电子数字运算机，几乎是无所不在，是任何数字仪表乃至数字系统中，不可缺少的组成部份。

本电路为改换彩灯点亮的方向提供方便。

采用的计数器是具有加法和减法计数功能的CD4510芯片。

它是可预置BCD可逆计数器（单时钟）：

进位和借位有一个公共的进位输出端CO非输出，而且与时钟异步。

CD4510

①CD4510的引出端排列图

LD是置数控制端；

CE非是始能端：

CO非是进位/借位信号输出端；

CR是清零端；

U/D非是加减计数控制端；

CP是脉冲输入端；

D0-D3是数据输入端；

Q0-Q3是状态输出端；

VDD是电源端；

VSS是接地端。

图CD4510的引出端

②CD4510的功能表

表2-2所示是CD4510的功能表，该表反映集成可逆计数器CD4510具有：

预置数、清除不计数、可逆计数功能。

表2-2CD4510的功能表

工作方式

预置数

清除

不计数

上升沿

加计数

减计数

2．译码器

译码是编码的逆进程，在编码时，每一种二进制代码状态，都赋

予了特定的含义，即都表示了一个肯定的信号或对象。

把代码状态的特定含义“翻译”出来的进程要译码，实现译码操作的电路称为译码器。

或说，译码器是能够将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。

按照需要，输出信号能够是脉冲，也能够是高电平或是低电平。

译码器的种类很多，但它们的工作原理和分析设计方式大同小异。

由于本电路所选的译码器是要与计数器相配合。

在这里采用CD4028，它是4线-10线译码器。

当输入为四位BCD码时，该译码器十个输出端的对应端变成高电平。

CD4028

①CD4028的引出端排列图

图所示是CD4028的引出端和逻辑功能示用意。

A0-A3是数据输入端；

Y0-Y9是信号输出端；

GND接地端。

图CD4028的引出端

②CD4028的功能表

表2-3所示是CD4028的功能表，该表反映了4线-10线译码器CD4028具有：

控制十路输出信号的功能。

表2-3CD4028功能表

2.2.4彩灯双向流动点亮的控制电路

为了使彩灯点亮的顺序具有双相的效果，必需使计数器CD4510交替进行加法和减法计数。

因此，需使计数器的⑩脚交替取得高低电平的控制信号。

本电路的这部份控制功能是由三极管T1和集成D触发器（IC4）来完成的。

图所示是有关电路和连接方式的示用意。

图

（1）图中三极管T1组成射极输出器。

T1采用PNP型管CS9012。

（2）双D触发器CMOS边沿D触发器CC4013

①引出端功能图

CC4013中集成了两个触发器单元，都是CP上升沿触发的边沿D触发器，RD,SD均为高电平有效，即RD=1时触发器复位到0，SD=1时触发器置位到1。

②特性表

表2-4所示的是CMOS集成边沿D触发器的特性表

表2-4D触发器的特性表

Qn+1

若是把异步输入端的功能也考虑进去，则可列出如表2-5所示是特性表。

表2-5

输入

输出

备注

同步置0

同步置1

异步置1

异步置0

不用

不允许

表2-5所示的特性表全面地描述了CMOS集成边沿D触发器CC4013的逻辑功能。

当RD=SD=0时，电路依照方程Qn+1=D转换状态CP上升沿时刻有效；

当异步输入端工作时，CP、D均无效，若RDSD=01则置1，若RDSD=10则置0，RD，SD的取值应遵守约束条件RDSD=0。

2.2.5驱动电路

依照电路原理图所示电路中，译码器的输出信号作为可控硅控制极的触发脉冲。

为了增大输入到可控硅控制极的触发电流，本电路插入了一级三极管射极输出器。

所采用的三极管是NPN型的CS9013。

如电路原理图所示，输入信号与输出信号的公共端是三极管的集电极，所以属于共集组态。

又由于输出信号从发射极引出，因此这种电路也称为射极输出器。

特点是：

共集电极放大电路的电流放大倍数大于1，但电压放大倍数恒小于1，而接近于1，且输出电压与输入电压同相，所以又称为射极输出器。

由于CS9013有如此的特点，恰好符合本电路的要求。

2.2.6可控硅开关电路

可控硅是有控制极的可控整流器件，它的导通要同时具有两个条件：

阳极和阴极间加正向电压，控制极输入正向触发脉冲。

要关断已经导通的可控硅，应该把可控硅的阳极电流减小到维持电流以下才行，因此，电源电压过零时可控硅被关断。

在彩灯控制电路中，应用更普遍的是双向可控硅，它相当于把两个相同的可控硅反向并联起来。

它用于交流控制电路中时，在交流的正、负半周均能够导通。

（1）双向可控硅的符号

本电路中采用97А6型的双向可控硅，其符号入图所示。

它仍有三个极，别离叫第一阳极，第二阳极和控制极。

它和单向可控硅的主要区别是，只要控制极加有触发信号，无论第一阳极和第二阳极之间的电压为正或为负，它均导通，于是其射极有电流产生，通过75欧姆电阻加到可控硅的控制极，则对应的双向可控硅就导通，使该路彩灯被点亮。

（2）双向可控硅的选择，要按照负载电流的大小肯定。

可控硅的两个参数:

额定电压和额定电流，是选取可控硅的重要依据，选取的大体原则是：

①可控硅的额定电压必需大于元件在电路中实际经受的最大电压。

考滤到电源电压波动等多种因素，一般选取可控硅的额定电压要等于电路实际经受电压的2-3倍。

②可控硅的额定电流要大于实际流过管子电流的最大值。

可控硅的电流过载能力较差，带电阻性负载时电路中还有较大的启动电流，因此选择可控硅时要留有充分的余地。

工程上，一般选取其额定电流值为电路中流过管子最大电流的倍。

因此，本电路可控硅时应依照以上两条原则进行选取。

2.2.7彩灯电路

本电路是控制四路彩灯的输出。

每一路是由三只彩色的发光二极管和大功率的限流电阻组成，也能够采用小彩珠串联，按照要求，彩灯能够排列成各类不同的图形，比如直线，圆形，辐射状，还能够组成文字字形。

为了简化设计，本电路选择排成直线形。

第3章电路工作原理及设计计算

电路的整机工作原理图，见附录1所示

下面介绍整机工作原理与设计计算。

合上电源的开关，市电220V一路通过双向可控硅SCR加至各彩灯的两头；

另一路通过电源变压器，整流电路，滤波电路，稳压电路别离加至各三极管的集电极和各集成芯片的供电电源上，保证各电路正常供电。

时钟信号是由555按时器几其外接元件RW，R1，C1组成的典型的自激多谐振荡器产生的，其中，电位器Rw是用来调节振荡频率的，用以改变彩灯流动点亮的速度。

时钟脉冲的周期为：

Tc=（R1+Rw）C1彩灯控制电路时钟频率通常多较低，最高也不超过十赫兹，最低可达到零点几赫兹。

计算的时候，电容C1的容量要取得大些，以减少散布电容的影响。

自激多谐振荡器产生的脉冲信号由555按时器的3脚输出至计数器CD4510的15脚。

图中的C2，R2组成微分电路，接至计数器清零端CR，以便在开机时，使清零端取得一个高电平脉冲，使计数器清零。

所以，给15脚加至一个脉冲，计数器就计数一次（编码一次），四位BCD码输出端就输出一次信号，加至译码器的对应端就输出高电平（别电路只用四路输出）即Y0、Y1、Y2、Y3。

但是，Y0的输出信号有两路：

一路经15K电阻加至射极输出器的基极若是Y0-Y3其中有一路是高电平，那么这一路的三极管就会导通，三极管发射极的LED管就会发光，表示某一路的三极管正常工作了，就会触发对应的双向可控硅；

另一路是经50千欧的电阻加至彩灯双向流动电亮控制电路，即T1的基极，三极管输出接D触发器的清零端1R（高电平有效），CP信号来自CD4028，上升沿触发，开机时，电源加至三极管T1的发射极，经千欧的电阻直接加至D触发器的的清零端1R上，使D触发器复位，输出端Q为低电平，而Q非为高电平，因此书记计数器的U/D非端为高电平，则计数器进行加法（递增）计数，也就是说在开机时计数器处于加法计数状态，随着时钟的输入，经译码器各输出端按Y0-Y9的顺序依次出现高电平，使彩灯的灯光正向流动。

当最后一名Y3（本电路只用了四路）输出高电平时，产生一个上升沿信号作用于D触发器的时钟输入端（CP信号），使D触发器的输出状态翻转，即Q端为高电平，Q非为低电平，Q非的低电平又作用于计数器的U/D非端，使计数器变成减法计数。

随着时钟脉冲的输入，译码器输出则按Y9-Y0的顺序依次输出高电平，结果使彩灯的灯光作反向流动。

而当Y0达到高电平时，使三极管T1导通，其集电极变成低电位，发射极为高电位，作用于D触发器的清零端1R上，又使触发器复位，Q非又变成高电平。

计数器的U/D非端也同时变成高电平，计数重视新进行加法计数，如此反复循环下去。

电路中的表现为：

各三极管

展开阅读全文