数字逻辑设计试题中文+答案Word文件下载.doc
《数字逻辑设计试题中文+答案Word文件下载.doc》由会员分享,可在线阅读,更多相关《数字逻辑设计试题中文+答案Word文件下载.doc(7页珍藏版)》请在冰点文库上搜索。
9一个256x4bit的ROM最多能实现(4)个(8)输入的组合逻辑函数。
10一个EPROM有18条地址输入线,其内部存储单元有(218)个。
11所示CMOS电路如图Fig.1,其实现的逻辑函数为F=(ANANDB(AB)'
)(正逻辑)。
F
A
B
T2
T1
T4
T3
+ED
二判断题(每问2分,共10分)
1(T)计数模为2n的扭环计数器所需的触发器为n个。
2(F)若逻辑方程AB=AC成立,则B=C成立。
3(F)一个逻辑函数的全部最小项之积恒等于1。
4(T)CMOS与非门的未用输入端应连在高电平上。
5(F)Mealy型时序电路的输出只与当前的外部输入有关。
Fig.1
三(16分)
1化简下列函数(共6分,每题3分)
1)
2)
解:
(a)(b)
2.分析下图所示的同步时序电路(10分)
1)写出触发器的输入激励表达式,输出表达式和状态转换表(或状态转换图);
2)说明该电路实现什么功能?
000
01
001
10
010
11
011
00
1
100
101
110
111
(a)
(b)
X=0时,电路为四进制加法计数器;
X=1时,电路为四进制减法计数器。
四分析下图所示的组合逻辑电路(12分)
1画出输出F对输入Z的定时关系图(假定输入X和Y都保持高电平,且每个门电路都有一个单位时间的延迟);
2判定该电路是否存在有静态冒险问题,如果存在静态冒险,请消除它。
Z
(a)上图红线
(b)存在冒险
X
Y
五设计并实现一位全减器(12分)
电路实现D=A-B-C的功能,其中C是来自低位的借位信号,D是本位求得的差信号;
电路还要产生向高位借位信号P。
1采用门电路实现该减法器电路(写出逻辑函数表达式,不做图);
2采用74x138译码器和少量的逻辑门实现该减法器电路(画出电路图)。
CBA
D
P
六分析下面的电路,完成下面的问题(15分)
1根据电路,完成给定的时序图;
2画出其状态转换图或状态转换表。
(1)上图红线
(2)
七请设计一个序列信号发生器,该电路能在时钟信号CP作用下,周期性输出“110010”的串行序列信号;
要求采用最小风险方法设计;
采用D触发器和必要门电路实现并画出电路原理图。
(10分)。
八设计一个101序列信号检测器,当输入连续出现101时,输出为1,否则输出为0;
要求电路无风险(输入不可重叠,不做图)。
(10分)
例:
输入110101001101110
输出000100000001000
状态转换表及编码
S
STA
STA/0
A1/0
A1
A10/0
A10
STA/1
S*/Z
00/0
01/0
10/0
00/1
得到状态方程和激励方程
d
画出状态图
无效状态可以回到有效循环,该电路为自启动。