数字秒表毕业论文Word格式文档下载.doc
《数字秒表毕业论文Word格式文档下载.doc》由会员分享，可在线阅读，更多相关《数字秒表毕业论文Word格式文档下载.doc（30页珍藏版）》请在冰点文库上搜索。
第1章任务与要求
1．1系统概述
所为数字式秒表，所以必须有一个数字显示。
按设计要求，须用七段数码管来做显示器。
题目要求最大记数值为59，59，99，那则需要六个数码管。
选择信号发生器时，有两种方案：
一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。
其核心部分使用六个74LS160计数器采用串联方式构成，这种连接方式简单，使用元器件数量少。
由于555定时器的比较器灵敏度较高，输出驱动电流大，功能灵活，再加上电路结构简单，计算比较方便，所以CP脉冲是由555多谐振荡器产生的。
数字式秒表实际上是一个频率（100HZ）进行计数的计数电路。
由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时需要一个分频电路把100kHZ分成100HZ的时间信号达到到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
数字电子钟的总体图如图所示。
由图可见，数字电子钟由以下几部分组成：
555振荡器和分频器组成的秒脉冲发生器；
秒表控制开关；
一百进制秒、六十进制分计数器和六十进制秒计数器；
以及秒、分的译码显示部分等
第2章系统方案设计
2.1方案论证与选择
数字式秒表，就需要显示数字。
根据设计要求，要用数码管来做显示器。
题目要求最大记数值为99分59.99秒，则需要一个8段数码管作为秒位（有小数点）和五个7段数码管作为分秒位。
要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。
选择信号发生器时，有两种方案：
一种是用晶体振荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。
石英晶振荡器精度很高，一般都需要多级分频。
秒表核心部分——计数器，此次选择74LS160计数器。
它具有同步置数和异步清零功能。
主要是利用它可以十分频的功能。
计数脉冲是由555定时器构成的多谐振荡器，产生100赫兹脉冲。
如果精度要求高，也可采用石英振荡器。
在选择译码器的时候，有多种选择，如74LS47，74LS48等4-7线译码器。
如果选择7447，则用来驱动共阴极数码管；
如果选择7448，则用来驱动共阴极数码管。
在选择数码显示管时，可以利用六个数码管；
也可以借鉴简易数字频率计中的四位数码管来显示后四位，再用两个数码管显示分钟的两位。
本次设计中选择前一种方法。
2.2总体设计方案框图
图1总体设计思路方框图
2.3设计原理
本数字秒表电路主要包括以下三部分（如上图所示）：
2.3.1控制电路及时钟
本部分主要包括，555定时器电路产生100Hz矩形波振荡脉冲，两个控制按钮S1,S2分别控制秒表的复位/启动和暂停/继续。
2.3.2时钟分频计数电路
时钟分频电路的主要芯片为74LS160，主要电路为由74LS160与74LS04组成的十分频的分频电路以及由74LS160和74LS00组成的六分频的时钟分频电路。
2.3.3显示译码电路
该部分主要由显示译码电路7448和显示数码管组成。
第3章系统器件选择
3.1.时钟脉冲信号发生器及所需芯片
3.1.1用555定时器构成方波发生器
（1）555定时器引脚排列及功能表
图3.1555定时器引脚排列
1脚：
外接电源负端VSS或接地，一般情况下接地。
8脚：
外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。
一般用5V。
3脚：
输出端Vo
2脚：
低触发端
6脚：
TH高触发端
4脚：
是直接清零端。
当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：
VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
7脚：
放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为的情况下，555时基电路的功能表如下表所示：
表3.1555时基电路的功能表
（2）用555定时器构成方波发生器电路如下图所示。
其中
T1=（R1+R2）Cln2为充电时间
T2=R1Cln2为放电时间
T=T1+T2=（R2+2R1）Cln2为脉冲周期
F=1/T为振荡频率
图3.2555定时器构成方波发生器电路
调节R1使得多谐振荡器的输出为100Hz时钟脉冲，并接集成芯片74LS00（SA）的2号管脚,而SA的1号管脚则接暂停/继续按钮,暂停/继续按钮通过高低电平的转换以及74LS00的与逻辑运算实现对时钟脉冲CP的封锁与开通控制,而其他电路不受其影响。
74LS00的3号管脚输出接至U1（最低位十进制计数器74LS160）的时钟输入端作为时钟分频计数的基本时钟。
3.2时钟分频计数电路
时钟脉冲分频计数部分：
首先由十进制模块通过串行计数组成100分频电路，因为74LS160是同步十进制计数器，在Q3~Q0输出端为1001（即9）时，其进位端TC同时由0变为1，设计过程中采用的是置数清零法，而集成芯片74LS160为同步置数，此处如果TC直接接入下一级的时钟输入端，则会发生本位数字为9，而它的高位数字已经进位的现象。
要消除这种现象则可以在TC端与下一级的时钟端之间接入一个非门，使得TC输出反相，在本位输出进位脉冲时，其高位时钟接收到的为时钟的无效边沿（下降沿），而在本位自然清零时，高位才会接收到一有效时钟边沿（上升沿），从而达到正确进位的目的。
而六十进制与下级模块的级连，由于六进制模块在实现过程中已经接入了一个74LS00的与非门，故其输出不必再接非门，而是从该74L0的输出端接至高位时钟脉冲端。
应用74LS160的异步清零功能，将所有74LS160（U1~U6）的清零端MR全部并接至控制按钮S1（复位\开始按钮），通过S1对高低电平的转换实现清零。
图中所示
（1）～（6）的Q0~Q3端分别接从低位到高位的六个7448的A~D输入端。
集成芯片74LS160，其管脚排列如图所示。
图3.374LS160管脚排列
表3.2引脚功能如下表所示：
输入
输出
MR
PE
CET
CEP
CLK
P3
P2
P1
P0
Q3
Q2
Q1
Q0
X
1
D3
D2
D1
D0
计数
保持
3.2.1由集成芯片74LS160构成十分频器
74LS160本身即为同步十进制计数器，用以构成十分频器直接使用其进位输出端即可，需要注意的是，在级联过程中，因为74LS160计数过程为上升沿有效，而进位输出时CO端是由0变1，为上升沿，要使计数状态不缺失，需在CO与下一级的连接中串入一个非门。
如下图所示：
图3.4十分频器电路图
3.2.2使用芯片74LS160构成6进制计数器
由74LS160组成的六分频电路如下图所示电路，给CLK以点动单脉冲或频率较低的连续脉冲，Q端接发光二极管，观察发光二极管的状态。
同时进位输出端接发光二极管，观察并记录现象，看是否为六进制输出。
判断其正确性与可靠性，经验证该电路动作可靠，输出正确。
图3.56进制计数器电路图
3.2.3由十分频电路及六分频电路组成一百分频及六十分频电路
（1）一百分频电路如下图所示：
两级十分频电路串联，中间通过74LS04的一个非门把进位输出端的时钟信号送入高位的时钟输入端CLK,实现准确的串行进位控制,清零控制端并接，接到复位/开始控制按钮，实现控制。
图3.6一百分频电路图
（2）六十分频电路如下图所示：
一级十分频电路与一级六分频电路串联，形成串行进位计数，其内部级联与一百进制相同,时钟脉冲均为低位的进位端通过一非门接至高位的CLK端。
清零控制端并接，接到复位/开始控制按钮，实现控制。
图3.7六十分频电路图
3.3显示译码电路
译码驱动电路（74LS47、74LS48）及七段显示数码管
（1）七段显示数码管实际工作中常采用发光二极管型七段显示数码管来直观地显示数字。
它的数字形式如下图所示：
图3.8七段显示数码管
数码管的每一段是一个发光二极管，按发光二极管的连接方式可分为共阴极和共阴极两种，如下图所示：
图3.9数码管连接方式
共阴极二极管的公共端接正电源（高电平），a、b、c、d、e、f、g中接低电平则发光，因此成为低电平有效。
共阴极的公共端接地（低电平），a、b、c、d、e、f、g接高电平则发光，即高电平有效。
（2）七段译码驱动电路在七段译码驱动电路中，对应于不同类型数码管有不同的驱动芯片，驱动共阴极数码管用共阴极驱动器（如74LS47），驱动共阴极数码管用共阴极驱动器（如74LS48）。
驱动电路如下图所示（其中74LS48的3\4\5管脚均接高电平）:
图3.10七段译码驱动电路
表3.37448功能表
第4章硬件电路设计与分析
4.1信号发生器
4.1.1多谐振荡器仿真图
该电路是由555定时器以及外围的电阻，电容组成的。
其中从555定时器构成的多谐振荡器OUT引脚出来的频率是100赫兹。
555定时器的参数：
T=0.01s，f=100Hz
=1/0.695（R1+2R2）C
在图中R3+Rp=R1，R5=R2
经过计算并实际调整，方案为R3=30K，R5=5.1K，Rp=10K，c=1微法。
在实践中，如果用示波器观察到频率不正确，可调整Rp来改变频率，减小误差。
图2555构成多谐振荡器仿真图
4.2复位电路
图（3）复位电路
该复位电路由机械开关，电阻，以及电源组成。
输出线1接在74160的复位端。
当需要复位时，合上开关，从输出线1即可输出复位信号（即清零信号），
复位电路的基本功能是：
提供复位信号，直至系统电源稳定后，撤销复位信号。
为可靠起见，电源稳定后还要经一定的延时才撤销复位信号，以防开关分-合过程中引起的抖动而影响复位。
另外复位电路主要完成清零功能。
4.3分、秒、毫秒计数器电路
4.3.1计数器电路
RDLDETEPCPD3D2D1D0Q3Q2Q1Q0
0×
×
×
×
0000
10×
↑DCBADCBA
110×
保持
11×
0×
1111↑×
计数
74LS160功能表
2
3
4
·
5
6
7
8
9
10
11
12
13
14
74LS160
RD
CP
GND
EP
VCC
15
16
LD
ET
CO
74LS160的管脚图及功能表如下:
图7为74LS160管脚图及功能表
74LS160为异步清零计数器，即端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。
74LS160具有同步预置功能，在端无效时，端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。
和都无效，ET或EP任意一个为低电平，计数器处于保持功能，即输出状态不变。
只有四个控制输入都为高电平，计数器（161）实现模10加法计数，Q3Q2Q1Q0=1001时，RCO=1。
8421码加权计数器：
，QD、QC、QB、QA输出见计数器工作波形图：
这里我们选择用计数器74LS160芯片，通过乘数法或反馈置数法构成100进制和60进制计数器。
经方案论证，本课程计数器选择方案如下：
100进制计数器
乘数法：
将两片74LS160计数器直接级联则可得到100进制计数器。
其电路连接如图4。
图4100进制电路图
60进制计数器
将一片74LS160设置成六进制计数器，再将其与一片74LS160级联，即可得到一个60进制计数器。
其电路连接如图5所示。
图560进制电路图
74LS160是十进制计数器，设计一百进制计数器只需将两片74LS160级联即可，而74LS161是十六进制计数器，其一百进制计数器的连接相对而言较复杂。
对于六十进制计数器，从电路图中我们同样可以知道74LS160的连接比74LS161的连接简单，相对而言所需的元器件也少。
综上，我们选择选择了用74LS160计数器。
4.3.2计数器最终连线图
一百进制和六十进制计数器之间、六十进制和一百进制之间的接法如下图6所示。
图6分秒计数电路图
4.4译码部分
4.4.1译码器电路
译码器电路是将数码转换为一定的控制信号。
在此由7448集成元件构成，它能将一个二进制数码转换为输出端的电平信号以控制显示器。
下图为7448的管脚图：
LT’,RBI’接逻辑开关，D,C,B,A接8421码拨开开关，a，b，c，d，e，f，g七段分别接显示器对应的各段。
地线，电源线接好后，若线路无误后，接通电源就开始实验论证：
（1）LT’=0,其余状态为任意态，这时LET数码管全亮。
（2）再用一根导先把0电平接到BI’/RBO’端，这时数码管全灭，不显示，这说明译码器显示是好的。
（3）断开BI’/RBO’与0电平相连的导线，使BI’/RBO’悬空。
且使LT’=1，这时按动8421码拨码开关，输入D,C,B,A四位8421码二进制数，显示器就显示相应的十进制数。
（4）在（3）步骤后，仍使LT’=1,BI’/RBO’接LED发光二极管，此时若RBI’=1按动拨码开关，显示器正常显示工作。
若RBI’=0,按动拨码开关8421码输出为0000时，显示器全灭，这时BI’/RBO’端输出为低电平即LED发光二极管全灭这就是“灭零”功能。
在这里我们采用74LS48D和RPACK来构成译码部分，其仿真电路图如图7所示。
图7译码电路图
4.5数码管部分
4.5.1显示器匹配电路图
7段数码管又分共阴和共阴两种显示方式。
如果把7段数码管的每一段都等效成发光二极管的正负两个极，那共阴就是把abcdefg这7个发光二极管的负极连接在一起并接地；
它们的7个正极接到7段译码驱动电路74LS48的相对应的驱动端上（也是abcdefg）。
此时若显示数字1，那么译码驱动电路输出段bc为高电平，其他段扫描输出端为低电平，以此类推。
如果7段数码管是共阴显示电路，那就需要选用74LS47译码驱动集成电路。
共阴就是把abcdefg的7个发光二极管的正极连接在一起并接到5V电源上，其余的7个负极接到74LS47相应的abcdefg输出端上。
无论共阴共阴7段显示电路，都需要加限流电阻，否则通电后就把7段译码管烧坏了。
限流电阻的选取是：
5V电源电压减去发光二极管的工作电压除上10ma到15ma得数即为限流电阻的值。
发光二极管的工作电压一般在1.8V--2.2V，为计算方便，通常选2V即可。
发光二极管的工作电流选取在10-20ma，电流选小了，7段数码管不太亮，选大了工作时间长了发光管易烧坏。
对于大功率7段数码管可根据实际情况来选取限流电阻及电阻的瓦数。
下图是八段数码管（LED）的示意图，图中引脚6为VCC的为共阴数码管，引脚6为GND的为共阴数码管。
本设计采用共阴数码管与74LS48匹配。
其连接图如图8所示。
图8显示器皮匹配电路图
4.5.2译码器与数码管匹配电路的仿真图
图9译码管与数码管匹配电路图
第5章系统原理与调试
5.1系统综述
J1控制数字秒表的启动和停止，J2控制数字秒表的清零复位。
开始时把J1J2合上，由555多谐振荡器产生脉冲信号，运行本电路，数字秒表正在计数。
J1打开，脉冲不能给上面的计数电路，整个电路暂停计数，闭合J1，电路重新获得脉冲信号，开始计数，当J1开关闭合，把开关J2开关打开，那将给计数电路中的74LS160的清零信号，开始计数，当J1开关闭合，J2开关打开，那将给计数器清零，于是我们就用两个开关实现了整个电路的清零、启动、计时、暂停及继续计数等控制功能。
5.2各部分工作原理
控制电路：
它是由两个74LS00集成与非门元件构成的基本R-S触发器，接在机械开关K的后面，防止开关K在打开和闭合时一些假信号窜入逻辑电路。
用来控制秒表的开始，暂停。
复位电路：
作为清零复位用。
它是由电源，开关和一个电阻组成的电路。
0.1秒脉冲发生器电路：
它由555集成定时器元件和外围的电阻和电容等元件构成的多谐振荡器。
调节滑动电阻的数值，可以改变脉冲发生器的输出频率。
计数器电路：
从进位制来分，有二进制计数器，十进制计数器等多种形式。
在此采用的74LS160十位二进制计数器，即8421编码方式。
译码器电路：
是将数码转换为一定的控制信号。
在此由74LS47集成元件构成，它能将十个二进制数码转换为输出端上的电平信号以控制显示器。
显示器电路：
有辉光数码管和荧光数码管等多种显示电路。
此次设计中采用的是共阴极七段LED显示器。
5.3电路工作原理
在仿真软件上接通电源
1.合上复位电路的开关，是电路在工作之前先清零。
电子秒表处于复位状态。
2.当第一次按动开关K，产生第一个单脉冲作为基本RS触发器的时钟，使三状态控制电路的输出端Q1产生高电平，经与非门后，使0.01秒脉冲进入计数器计数，并译码、显示出来。
3.当第二次按动开关K，产生第二个单脉冲使三状态控制电路输出端Q1输出低电平Q2输出高电平，关闭与非门，使计数停止。
4.当需要复位清零时，按动复位电路的开关K。
电路即处于复位状态。
5.再按动控制电路开关K时，电子秒表又进入计数状态。
5.4课题存在的问题及解决
本设计采用电路仿真对设计电路进行了调试。
运用软件proteus。
在调试的过程中遇到不少的问题，经过多次反复的检查和排除，最终实现了全部功能。
调试方法：
按模块调试，在每个模块的输入端加理想的调试信号，在输出端接示波器，观察输
升级会员 