计算机学科专业基础综合组成原理中央处理器四Word下载.docx
《计算机学科专业基础综合组成原理中央处理器四Word下载.docx》由会员分享，可在线阅读，更多相关《计算机学科专业基础综合组成原理中央处理器四Word下载.docx（23页珍藏版）》请在冰点文库上搜索。
D.
[解析]一台数字计算机基本上可以划分为两大部分：
控制部件和执行部件。
控制器就是控制部件，而运算器、存储器、外部设备相对控制器来说就是执行部件。
控制部件与执行部件的一种联系就是通过控制线。
控制部件通过控制线向执行部件发出各种控制命令，通常这种控制命令叫做微命令，而执行部件接受微命令后所执行的操作就叫做微操作。
控制部件与执行部件之间的另一种联系就是反馈信息。
执行部件通过反馈线向控制部件反映操作情况，以便使得控制部件根据执行部件的状态来下达新的微命令，这也叫做“状态测试”。
3.指令寄存器中寄存的是______。
∙A.下一条要执行的指令
∙B.已执行完了的指令
∙C.正在执行的指令
∙D.要转移的指令
C.
[解析]指令寄存器用来存放从存储器中取出的指令。
当指令从主存取出存于指令寄存器之后，在执行指令的过程中，指令寄存器的内容不允许发生变化，以保证实现指令的全部功能。
4.关于通用寄存器，下列说法正确的是______。
∙A.可存放指令的寄存器
∙B.可存放程序状态字的寄存器
∙C.本身具有计数逻辑与移位逻辑的寄存器
∙D.可存放运算结果的寄存器
[解析]存放指令的寄存器是指令寄存器（IR），存放程序状态字的寄存器是程序状态字寄存器（PSWR），这些寄存器都不属于通用寄存器。
其次，通用寄存器并不一定本身都具有计数和移位功能。
通常，CPU中设置有多个通用寄存器，通用寄存器可以由程序编址访问。
通用寄存器可用来存放原始数据和运算结果，有的还可以作为变址寄存器、计数器、地址指针等。
另外，通用寄存器的内容一般都是可被程序员改变的，并且改变之后并不影响机器的正常运行，所以像指令寄存器、数据寄存器、状态寄存器都不属于通用寄存器。
5.在CPU的组成结构中，不需要______。
∙B.数据寄存器
∙C.地址译码器
∙D.地址寄存器
[解析]CPU由运算器和控制器组成。
控制器由程序计数器（PC）、指令寄存器（IR）、存储器地址寄存器（MAR）、存储器数据寄存器（MDR）、指令译码器、时序电路和微操作信号发生器组成。
考生千万不要把地址译码器和指令译码器搞混。
地址译码器属于存储器，若地址是直接给出的，则存储器也可以不使用地址译码器。
6.在取指操作结束后，程序计数器中存放的是______。
∙A.当前指令的地址
∙B.程序中指令的数量
∙C.下一条指令的地址
∙D.已经执行指令的计数值
[解析]在取指周期的微指令序列里面，总会看到有PC+1→PC，所以取指操作结束后，程序计数器存放的是下一条指令的地址。
7.指令译码器进行译码的是______。
∙A.整条指令
∙B.指令的操作码字段
∙C.指令的地址
∙D.指令的操作数字段
B.
[解析]指令译码器对存放在指令寄存器中指令的操作码部分进行译码，以识别出具体的要做的操作，并产生相应的控制信号。
指令译码器又称为操作码译码器，暂存在指令寄存器中的指令只有在其操作码经过译码之后才能识别出这是一条什么样的指令，并产生相应的控制信号提供给微操作信号发生器。
通常一条指令由操作码字段和地址码字段组成，指令译码器仅对其操作码字段进行译码，而不是对整条指令进行译码。
8.下列说法中正确的是______。
∙A.采用微程序控制器是为了提高速度
∙B.控制存储器采用高速RAM电路组成
∙C.微指令计数器决定指令的执行顺序
∙D.一条微指令放在控制存储器的一个单元中
[解析]微程序控制器比硬布线控制器的速度慢，所以A选项错；
通常控制存储器采用ROM组成，所以B选项错；
微指令计数器决定的是微指令的执行顺序，所以C选项错。
9.从一条指令的启动到下一条指令启动的时间间隔称为______。
∙A.时钟周期
∙B.机器周期
∙C.节拍
∙D.指令周期
[解析]指令周期指从取指令、分析、取数到执行完该指令所需的全部时间，即两条指令的间隔时间。
通常把一个指令周期划分为若干个机器周期，一个机器周期中又含有若干个时钟周期。
除去D选项外，其余的周期时间都小于完整地执行一条指令的时间间隔。
10.______不是常用三级时序系统中的一级。
∙A.指令周期
∙D.定时脉冲
[解析]三级时序系统包括机器周期、节拍和工作脉冲。
三级时序系统是小型机常用的时序系统，在机器周期间、节拍电位间、工作脉冲间既不允许有重叠交叉，也不允许有空隙，应该是一个接一个的准确连接。
11.下列说法中，正确的是______。
∙A.加法指令的执行周期一定要访存
∙B.加法指令的执行周期一定不要访存
∙C.指令的地址码给出存储器地址的加法指令，在执行周期一定要访存
∙D.指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存
[解析]指令中给出了存储器地址，表明有操作数在存储器中，所以要访存，故选C。
加法指令的执行周期是否需要访存，取决于操作数放在哪里，操作数在主存中就需要访存，操作数不在主存中就不需要访存。
12.同步控制是______。
∙A.只适用于CPU控制的方式
∙B.由统一时序信号控制的方式
∙C.所有指令执行时间都相同的方式
∙D.不强调统一时序信号控制的方式
[解析]本题考查同步控制的基本概念。
同步控制是由统一时序信号控制的方式。
13.采用同步控制的目的是______。
∙A.提高执行速度
∙B.简化控制时序
∙C.满足不同操作对时间安排的需要
∙D.满足不同设备对时间安排的需要
[解析]同步控制采用统一的时钟信号，以最复杂指令的操作时间作为统一的时间间隔标准。
这种控制方式设计简单，容易实现。
同步控制方式即固定时序控制方式，各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。
这种控制方式设计简单，容易实现，但是对于许多简单指令来说会有较多的空闲时间，造成大量的时间浪费，从而影响了指令的执行速度。
14.计算机执行乘法指令时，由于其操作复杂，需要更多的时间，通常采用______控制方式。
∙A.异步控制
∙B.延长机器周期内的节拍数
∙C.中央控制与局部控制相结合
∙D.同步控制与异步控制相结合
[解析]乘法指令属于中央控制与局部控制相结合的典型特例。
中央控制与局部控制相结合的方式可以将执行周期需要更多时钟周期的指令安排局部控制节拍，并将其插入到中央控制的执行周期内。
15.下列说法中正确的是______。
∙A.微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快
∙B.若采用微程序控制方式，则可用μPC取代PC
∙C.控制存储器可以用掩膜ROM，EPROM或闪速存储器实现
∙D.指令周期也称为CPU周期
μPC是微程序计数器，不能取代PC的功能，所以B选项错（一般来讲都不会使用μPC，而是使用CMAR自加1来实现微指令的顺序执行）；
CPU周期又称为机器周期，而不是指令周期，所以D选项错。
16.微程序控制器中，机器指令与微指令的关系是______。
∙A.一条机器指令由一条微指令来执行
∙B.一条机器指令由一段用微指令编成的微程序来解释执行
∙C.一段机器指令组成的程序可由一个微程序来执行
∙D.每一条微指令由一条机器指令来解释执行
[解析]通常，一条机器指令对应一段微程序，这段微程序是机器指令的实时解释器。
程序最终由机器指令组成，由软件设计人员事先编制好并存放在主存或辅存中。
微程序由微指令组成，用于描述机器指令，由计算机的设计者事先编制好并存放在控制存储器中。
17.在微程序控制器中，微程序的入口微地址是通过______得到的。
∙A.程序计数器PC
∙B.前条微指令
∙C.PC+1
∙D.指令操作码映射
[解析]每一条机器指令对应一段微程序，微程序的入口微地址是由机器指令的操作码形成的。
当公用的取指微程序从主存中取出机器指令之后，由机器指令的操作码字段指出各个微程序的入口地址（初始微地址）。
18.下列不属于微指令结构设计所追求的目标是______。
∙A.提高微程序的执行速度
∙B.提高微程序设计的灵活性
∙C.缩短微指令的长度
∙D.增大控制存储器的容量
[解析]首先D选项是明显错误的。
微指令结构设计的目的之一是希望能够用最短的微指令长度来实现最多的微操作，所以应该是减小控制存储器的容量才对。
A、B、C选项都是微指令结构设计所追求的目标。
设计微指令结构时，所追求的目标为：
有利于减小控制存储器的容量；
有利于提高微程序的执行速度；
有利于微指令的修改；
有利于微程序设计的灵活性；
有利于缩短微指令的长度。
19.在微程序控制中，把操作控制信号编成______。
∙A.微指令
∙B.微地址
∙C.操作码
∙D.程序
[解析]在微程序控制的计算机中，操作控制信号称为微命令，若干个微命令组成一条微指令。
微指令是指控制存储器中一个单元的内容，是若干个微命令的集合。
20.微程序控制器的速度比硬布线控制器慢，主要是因为______。
∙A.增加了从磁盘存储器读取微指令的时间
∙B.增加了从主存储器读取微指令的时间
∙C.增加了从指令寄存器读取微指令的时间
∙D.增加了从控制存储器读取微指令的时间
[解析]由于微程序控制器增加了控制存储器，所以指令的执行速度比硬布线控制器慢。
微指令是存放在控制存储器中的，所以应当从控制存储器读取微指令。
21.微指令大体可分为两类：
水平型微指令和垂直型微指令。
下列几项中，不符合水平型微指令特点的是______。
∙A.执行速度快
∙B.并行度较低
∙C.更多地体现了控制器的硬件细节
∙D.微指令长度较长
[解析]水平型微指令具有良好的并行性，每条微指令可以完成较多的基本微操作，但垂直型微指令接近于机器指令的格式，每条微指令只能完成一个基本微操作。
水平型微指令的特点包括并行操作能力强，效率高，灵活性强，执行一条机器指令所需微指令的数目少，执行时间短，但微指令字较长，同时要求设计者熟悉数据通路。
22.微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制方式叫做______。
∙A.字段直接编码
∙B.字段间接编码
∙C.混合编码
∙D.直接编码
[解析]本题考查了微指令编码方式中直接编码的基本概念。
23.关于微指令操作控制字段的编码方法，下面叙述正确的是______。
∙A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度
∙B.一般情况下，直接编码的微指令位数最多
∙C.一般情况下，字段间接编码法的微指令位数最多
∙D.一般情况下，字段直接编码法的微指令位数最多
[解析]直接编码无须进行译码，每个微命令对应并控制数据通路中的一个微操作，所以微指令位数最多。
对于相同的微命令数，微指令位数按字段间接编码、字段直接编码和直接编码的顺序依次增加。
24.组合逻辑控制器和微程序控制器的主要区别在于______。
∙A.ALU结构不同
∙B.数据通路不同
∙C.CPU寄存器组织不同
∙D.微操作信号发生器的构成方法不同
[解析]组合逻辑使用的是逻辑电路来实现微操作，而微程序控制器是使用微程序来实现，所以主要的区别是位操作信号发生器的构成方法不同。
25.指令从流水线开始建立时执行，设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为Δt，若采用常规标量单流水线处理器（即处理器的度为1），连续执行12条指令，共需______。
∙A.12Δt
∙B.14Δt
∙C.16Δt
∙D.18Δt
[解析]单流水线处理器执行12条指令的时间为[3+（12-1）]Δt=14Δt。
一个m段流水线的各段经过时间均为Δt，则需要T1=m×
Δt的流水建立时间，之后每隔Δt就可流出一条指令，完成n个任务共需时间T=m×
Δt+（n-1）×
Δt。
26.指令从流水线开始建立时执行，设指令流水线把一条指令分为取指、分析、执行三部分，且三部分的时间分别是2ns、2ns、1ns，则100条指令全部执行完毕需要______。
∙A.163ns
∙B.183ns
∙C.193ns
∙D.203ns
[解析]此题综合考查了两个知识点。
一个是指令流水线中机器周期的确定；
另外一个是流水线的时间计算。
首先确定指令流水线的机器周期应以最长的执行时间为准，即2ns。
流水情况如下：
2ns2ns2ns2ns2ns2ns2ns2ns2ns……执行第一条指令要2+2+2=6ns，以后每过2ns就完成一条指令，99条共要99×
2=198ns,，但是因为最后一条指令的最后一个执行操作用时1ns，所以总时间为：
2+2+2+99×
2-1=203ns。
27.关于超标量流水技术，下列说法正确的是______。
∙A.缩短原来流水线的处理器周期
∙B.在每个时钟周期内同时并发多条指令
∙C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令
∙D.以上都不对
[解析]A选项为超流水线处理器的概念，C选项为超长指令字处理器的概念。
B选项是超标量技术的概念。
28.冯·
诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是______。
∙A.指令操作码的译码结果
∙B.指令和数据的寻址方式
∙C.指令周期的不同阶段
∙D.指令和数据所在的存储单元
[解析]在冯·
诺依曼计算机中指令和数据均以二进制形式存放在同一个存储器中，CPU可以根据指令周期的不同阶段来区分是指令还是数据，通常在取指阶段取出的是指令，其他阶段取出的是数据。
除去根据指令周期的不同阶段来区分指令和数据外，还有一个方法，即取指令和取数据时地址的来源是不同的，指令地址来源于程序计数器，而数据地址来源于地址形成部件或指令的地址码字段。
本题较容易误选为A，需要搞清楚的是，CPU只有在确定取出的是指令之后，才会将其操作码部分送去译码，因此是不可能依据译码的结果来区分指令和数据的。
29.相对于微程序控制器，硬布线控制器的特点是______。
∙A.指令执行速度慢，指令功能的修改和扩展容易
∙B.指令执行速度慢，指令功能的修改和扩展难
∙C.指令执行速度快，指令功能的修改和扩展容易
∙D.指令执行速度快，指令功能的修改和扩展难
[解析]在同样的半导体工艺条件下，硬布线（组合逻辑）控制器的速度比微程序控制器的速度快。
这是因为硬布线控制器的速度主要取决于逻辑电路的延迟，而微程序控制器增加了一级控制存储器，执行的每条微指令都要从控制存储器中读取，影响了速度。
由于硬布线控制器一旦设计完成就很难改变，因此指令功能的修改和扩展难。
30.某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是______。
∙A.90ns
∙B.80ns
∙C.70ns
∙D.60ns
[解析]这个指令流水线的各功能段执行时间是不相同的。
由于各功能段的时间不同，计算机的CPU时钟周期应当以最长的功能段执行时间为准。
也就是说，当流水线充满之后，每隔90ns可以从流水线中流出一条指令（假设不存在断流）。
对于各个功能段执行时间不同的流水线，受限于流水线中最慢子过程经过的时间。
31.下列不会引起指令流水阻塞的是______。
∙A.数据旁路
∙B.数据相关
∙C.条件转移
∙D.资源冲突
[解析]有以下3种相关可能引起指令流水线阻塞：
①结构相关，又称为资源相关。
②数据相关。
③控制相关，主要由转移指令引起。
而数据旁路技术是解决数据相关的一种方式。
32.某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。
假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为______。
∙A.0.25×
109条指令/秒
∙B.0.97×
∙C.1.0×
∙D.1.03×
109条指令/秒
[解析]由指令的流水线公式可知，当采用4级流水执行100条指令，第1条指令将在第4个时钟周期完成，以后的99条指令将在1个时钟周期内执行完成，所以在执行过程中共用4+（100-1）=103个时钟周期。
由于CPU的主频是1.03GHz，也就是说，每秒钟有1.03G个始终周期，因此可以得到流水线的吞吐率（每秒执行的指令数）为：
1.03G×
100/103=1.0×
二、{{B}}综合应用题{{/B}}（总题数：
5，分数：
假设指令流水线分取指（FI）、译码（ID）、执行（EX）、回写（WR）4个过程段，共有10条指令连续输入此流水线。
20.00）
（1）.画出指令周期流程。
4.00）
__________________________________________________________________________________________
正确答案：
（指令周期包括FI、ID、EX和WR这4个子过程，则指令周期流程如图1所示。
[*]
图1流水线与非流水线时空图比较
a）指定周期流程
）
（2）.画出非流水线时空图。
（非流水线时空图如图2所示。
假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。
图2流水线与非流水线时空图比较
b）非流水线时空图
（3）.画出流水线时空图。
（流水线时空图如图3所示。
由图3可见，第一条指令出结果需要4个时钟周期。
当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。
图3流水线与非流水线时空图比较
c）流水线时空图
（4）.假设时钟周期为100ns，求流水线的实际吞吐率。
（由图3所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为：
10条指令/（100ns×
13）≈0.77×
107条指令/s。
（5）.求该流水处理器的加速比。
（在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔一个时钟周期都输出一个结果。
对
升级会员 