逻辑IC功能参测试Word下载.docx
《逻辑IC功能参测试Word下载.docx》由会员分享，可在线阅读，更多相关《逻辑IC功能参测试Word下载.docx（7页珍藏版）》请在冰点文库上搜索。
王向展
实验地点：
211楼306实验时间：
2014.6
一、实验室名称：
微电子技术实验室
二、实验项目名称：
逻辑IC功能和参数测试
三、实验学时：
4
四、实验原理
1．MOSIC静态功耗（也称维持功耗）PDD
MOSIC的静态功耗是：
当输入端为固定的逻辑电乎，输出端空载，输出状态固定不变时电路所消耗的能量。
静态功耗是温度的函数。
由于静态时从电源到地没有直流通路，MOSIC静态功耗很小，它只取决于漏电情况。
2．输出高电平VOH（低电平VOL），输入高电平VIH（低电平VIL）
（1）当输入端为固定的VCC或VSS，输出端空载时，所输出的固定电平称为输出高电平VOH及输出低电平VOL。
（2）当输出端维持应有的VOH和VOL时，输入端所能输入的最小高电平VIH或最大低电平VIL。
VOH（VOL）越接近VCC（VSS），VIH（VIL）越远离VCC（VSS），其电路性能越好。
3．逻辑功能和最高工作频率fMAX
（1）先根据被测的IC应有的逻辑功能确定输入波形的时序，搭一个相应的测试电路产生这些输入波形并把共送入被测IC的输入端，用示波器或逻辑分析仪测试输入输出波形所对应的时序关系。
（2）最高工作频率fMAX取决于电路各级在动态工作中的充放电速度。
在额定的负载下，保持正确的逻辑关系和额定的波形幅度，电路所能承受的输入脉冲的频率为fMAX。
4．工作功耗PW
静态功耗和动态功耗的总和为电路的工作功耗。
（1）
动态功耗包括瞬态功耗PT和交变功耗PA。
其中PT是在动态工作中电源对电容（包括级间栅电容、pn结电容和输出级负载电容等）的充放电所消耗的能量。
（2）
PA是由于在交变时波形的上升沿和下降沿使得电路从VCC到VSS有直流通路而消耗的能量。
（3）
动态功耗是无法单独测试的，而对于CMOS电路由于PDD很小，因此
（4）
在固定负载情况下它与工作频率成正比，在固定工作频率时，它与负载电容成正比。
5、延迟时间td
延迟时间td反映电路某输出端对其输入端变化的响应速度，它的定义如图1所示。
（5）
6、输出驱动能力
（1）输出级对电容负载的驱动能力用∆td／1pF表示，即单位负载电容的增加对输出级延迟时间的影响。
这个值越小，说明电路容性负载能力越强。
测试和计算用式
（6）
（2）输出级对电流负载的驱动能力用拉、灌电流表示。
灌电流IOL——在满足输出端额定的最大输出低电平VOLmax时，从输出端到VSS向电路所灌电流的最大值。
拉电流IOH——在满足输出端额定的最小输出高电平VOHmin时，从输出端到VCC从电路拉出电流的最大值。
IOL和IOH越大，说明电路的电流负载能力越强。
7、输入电流IIN
输入湍接固定的VCC（或VSS），从输入端至电路的VSS（或VCC）端所通过的电流即为输入电流IIN。
MOSIC的输入电流取决于栅的漏电和保护电路中pn结漏电等。
因IIN很小，无法用万用表直接测量，可以在输入端串联一个很小的采样电阻RA，此时，通过RA和万用表的输入电阻RIN的电流相等。
因此
图1延迟时间定义
图2输入电流测试原理
五、实验目的与意义
本实验的目的是熟悉MOSIC的功能和参数的物理意义，掌握其测试方法。
测试包括MOSIC的逻辑功能、最高工作频率、静态功耗、工作功耗、输入高（低）电乎、输出高（低）电平、输入电流、输出驱动能力及延迟时间等。
通过该实验，使学生对课程中所学到的MOS数字IC主要参数表征及其含义有更深入的理解，并加深对其的感性认识，增强学生的实验与综合分析能力，掌握MOS数字IC测试技术的基本方法，进而为今后从事科研、开发工作打下良好基础。
六、实验内容
1、测试室温下高速CMOS异或门74HC86的静态功耗，并与相同功能的双极电路74LS86静态功耗对比。
2、测得74HC86的输入高电平和低电平，输出高电平和低电平。
3、测得低速CMOS异或门CD4030的逻辑功能和负载电容为15pF时的最高工作频率。
4、测得CD4030的工作功耗及其和频率的关系。
5、测得CD4030和74HC86的延迟时间，并进行比较。
七、实验仪器与器材
（1）直流稳压电源一台
（2）数字双踪示波器*一台
（3）信号发生器一台
（4）实验测试板及连接线一套
（5）常见通用MOS数字IC样品若干
八、实验步骤
1．MOSIC静态功耗
（1）按图3连接测试线路，每个输入端必须接VCC或VSS。
（2）稳压源调至5V，电流表置最小量程，记录稳定电流值。
将A4、B4与VSS断开，观测电流。
（3）用74LS86代替74HC86重复以上实验。
图3静态功耗测试电路
图4输入高（低）屯平测试电路
2．输入高电平和低电平，输出高电平和低电乎
（1）将图3测试线路中Q4端与VSS之间并入一个电压表，测量Q4端的输出低电平VOL。
（2）上图中的A4改接至VCC，测量Q4端的输出高电平VOH。
（3）按图4连接测试线路。
（4）电源电压调至5V，调节电位器使VI从VCC开始降低，直至输出电压从VOL开始上升，此时VI=VIH。
（5）调节电位器使VI从VSS开始上升，直至输出端Q4的输出电平从VOH开始下降，此时VI=VIL。
3、逻辑功能和最高工作频率
（1）用双踪示波器对简单的逻辑电路CD4030测试
1）按图5连接测试线路，可变电容调至15pF，脉冲发生器频率置100kH，VCC=5V。
2）用双踪示波器chl、cL2分别测量输入端A4和B4的波形图。
3）用ch1、ch2分别测A4、Q4的波形并记录Q4相对A4、B4的波形图。
4）提高脉冲发生器频率，同时调节时基旋钮，观察波形的变异，测试最高工作频率（CD4030输入端A4的频率）。
图5CD4030逻辑功能测试电路
4．工作功耗
1）将图5中的可变电容调至10pF。
2）调节脉冲发生器频率fc从l00KHz至10MHz，每间隔100kHz读出相应电流。
3）固定脉冲发生器频率发fC＝1MHz，调节可变电容为l0pF、50pF、100pF，读出相应电流。
5．延迟时间
1）将图5中可变电容调至15pF，fC＝100kHz。
2）将双踪示波器的ch1和ch2分别按至A4、Q4，调节时基旋钮记录CD4030的Q4相对A4的延迟时间。
3）变化脉冲发生器频率fC＝1MHz，重夏上面操作。
4）用74HC86代替CD4030测试高速CMOS的延迟时间和前面测量结果对比。
九、实验数据及结果分析
1、输出高电平
2、输出低电平
3、阈值电压
4、延迟时间
5、上升时间
下降时间
6、最高工作频率
十、实验结论
逻辑IC能正常工作，性能良好。
十一、总结及心得体会
1、通过这次试验进一步熟悉了示波器的使用和函数发生器的调试。
2、深入理解个参数的计算方法以及测试方法，并通过示波器读取识别。
十二、本实验过程及方法、手段的建议：
无
建议使用数字函数发生器
报告评分：
指导教师签字：
升级会员 