四路抢答器7.docx
《四路抢答器7.docx》由会员分享，可在线阅读，更多相关《四路抢答器7.docx（18页珍藏版）》请在冰点文库上搜索。
四路抢答器7
1.设计任务描述
1.1设计题目：
竞赛抢答器
1.2设计要求：
（1）基本部分必须完成，发挥部分可任选两个方向；
（2）符合设计要求的报告一份，其中包括逻辑电路，实际接线图各一份；
（3）设计过程的资料，草稿要求保留一份并需全随设计报告一起上交；报告的电子档需全班统一存盘上交。
1.2.1设计目的：
（1）掌握抢答器的构成、原理和设计方法；
（2）熟悉集成电路的使用方法。
1.2基本要求
（1）要求实现四组抢答，一组抢答后其余三组抢答无效；
（2）本组抢答后，各组独立的灯光显示。
1.2.3发挥部分
（1）抢答音响发声。
（2）裁判桌上公共组别显示。
2设计思路
智力竞赛是在竞赛中分成几组参加，我设计的为四组，这时针对主持人提出的问题，各组一般进行抢答，对于抢答，需要一种逻辑电路抢答器作为裁判员。
先由主持人控制主电路，各组再进行抢答，优先抢答者抢到并回答问题解除抢答信号后，电路才恢复下一次抢答。
以下是我设计的智力竞赛抢答器的主要设计思路：
主持人控制开关接地与四组开关接5V电压，我利用8D锁存器，起到优先抢答的作用。
利用当其中一组抢答即对应的开关关闭，对应的8D锁存输入端为高电平，对应的输出端也为高电平，经过四个二极管组成的或门，使三极管饱和，即Vce=0，又由于E端接地，所以C端为地电平输入ENG使能端，实现锁存功能。
这样，当一组抢答时其它组就被屏蔽了。
我设计的是输出高电平有效，所以开关为常开点开关。
我们组的发挥部分需要两个。
而我的发挥部分设计的是抢答音响发声和裁判桌上公共组别显示。
举个例子来说，若一组得到抢答权，则由于接上电压该组输出高电压，又由于8D锁存器的锁存原因，其它二组，三组，四组输出的为低电平，与一组相连的发光二极管会发光，同时通过或非门与报警电路相连，使之发出连续响声。
因为由两个或门与译码器连接，译码器是输入高电平有效，而第一组输出高电平时，公共组别显示器上便显示出为一，说明改组拥有回答问题的权利。
当主持人的控制开关断开时，各组的抢答者就开始抢答，当主持人的控制开关闭和时，开始下一轮抢答。
以上就是我设计的竞赛抢答器的设计思路。
3设计方框图
4各部分电路设计及参数计算
4.1抢答器主体电路
抢答器的主体电路主要是以锁存电路为主，由主持人控制主开关。
如图4.1所示，每组的抢答器逻辑电路都只用开关控制由5V电压提供高电平，并且都与8D锁存器连接。
在不抢答时，主持人的开关闭合，各组抢答无效。
当主持人打开控制开关，有一组要抢答时，闭合本组的开关，使之输出为高电平，由于三极管高电平饱和，从8D锁存器输出且通过由四个二极管组成的或门的电位也为高电平，因此三极管处于饱和状态，则Vce=0,由于三极管E极接地,所以C极为低电平，输入8D锁存器的ENG端，当8D锁存器的ENG端接上低电平时，锁存器处于锁存状态，（而开始时锁存器的ENG端接上5V电压，使之输入高电平，锁存器正常工作这样），使抢答成功者的指示灯发光二极管亮，同时接通音响电路。
主持人的控制开关及与8D锁存器屏蔽了其它组的抢答机会。
假设1组先抢到答题权，如图4.1所示
图4.1抢答器主体电路
4.2灯光指示电路的设计
4.2.1灯光显示电路
灯光指示电路能清楚地观察到抢答参与者的灯亮是否，对裁判桌上的公共组别显示起
到了一定的辅助作用。
应用发光二极管实现此功能。
通过8D锁存器输出高电平有效，假设2组抢到答题权，发光二极管2号灯亮。
如图4.2.1所示：
图4.2.1灯光指示电路
4.3音响告知电路的设计
4.3.1音响告知电路
音响告知电路，用一个单稳态和多谐振动器组成，去给扬声器一个延时脉冲信号使之发出声音。
如图4.3.1
图4.3.1音响告知电路
4.4组别显示电路
选手的组别显示电路主要是用来在得到抢答权时，公共组别显示器上显示出该组的组号，它是由七段显示器和译码器构成，由译码器编出数据输入显示器中，显示该组号。
。
四组选手的电路接上一个或门，由于必有一个选手抢到，因此或门输出为高电平，接到译码器的LT、RBI、和BI/RBO端，使之正常工作。
或门的两个输入端接1号和3号，然后接到译码器的D端；门U8A的两个输入端接2号和3号，然后接到译码器的C端；4号接到译码器的B端，A端接地，举个例子，当1号选手获得抢答权时，译码器的D端输入高电平，B、C端输入低电平，则译码器正常工作译码001，则显示器显示1,证明1组抢到。
如图4.4
图4.4组别显示电路
5工作过程分析
智力竞赛抢答器主要是由主持人控制的电路。
主要分为主电路和发挥部分。
在确定四组参赛者都做好准备的情况下，主持人打开控制开关，一端接地，各组开始进入抢答状态，由8D锁存器以及对应的电路对没得到优先权的参赛者进行屏蔽，抢答结束，主持人控制恢复原来状态。
由于8D锁存器有一个输入使能端具有锁存功能，所以经过反复推敲，最后选定使用8D锁存器，才有了这次的报告。
得到抢答权的参赛者在按下开关的同时，由于抢答者的开关接有5V电压，指示灯发光二极管发光，输出的高电平由译码器译出，由于74LS48译码器的输出端为低电平，然后接入共阳极七段显示器，由七段显示器显示出该组的组别号，音响电路同时也发出声音。
当抢答成功者完成回答问题，主持人关闭控制开关结束此轮，进行下一轮抢答。
此电路设计由各部分功能分析然后组合而成，这样能够使复杂电路简单化，使人更加容易理解各部份解决之后再连成整的电路实现要求的功能，如此便清晰明了了。
6元器件清单
名 称
数 量
说 明
74LS48
1
BCD/7段译码器
OR4
2
4输入或门
74LS373N
1
8D锁存器
NE555
1
多谐振荡器
NE555
1
单稳态触发器
74LS32D
2
或门
NPN三极管
1
三极管
扬声器
1
扬声器
7主要元器件介绍
7.1四输入或门OR4
7.1.1功能表
表（7.1）74LS20功能表
输出
输入
A
B
C
D
Y
L
L
L
L
L
H
×
×
×
H
×
H
×
×
H
×
×
H
×
H
×
×
×
H
H
7.1.2引脚图
7.2七段显示器74LS48
7.2.1逻辑说明
74LS48七段显示译码器输出低电平有效，用以驱动共阳极显示器。
该集成显示译码器设有多个辅助控制端，一增强器件功能。
BI/RBO是特殊控制端，有时作为输入，有时作为输出。
当BI/RBO作输入使用且BI=0时无论其他输入端是什么电平所有各段输出均为零，所以字形熄灭。
LT为试灯输入，当LT=0时BI/RBO是输出端，且RBO=1，此时无论其他输入端是什么状态所有各段输出均为1。
显示字型8。
该输入常用于检查7448本身及显示器的好坏。
动态灭零输入RBI，当LT=1时RBI=0且输入代码DCBA=0000时，各段输出均为零，与BCD码相应的字型0熄灭，故称灭零。
动态灭零输出RBO，BI/RBO作为输出使用时，受控于LT和RBI。
当LT=1且RBI=0，输入代码为0000时RBO=0；若LT=0或者LT=1且RBI=1则RBO=1。
该端主要用于显示多位数值时，多个异码器之间的连接。
7.2.2引脚图
7.2.3功能表
7段译码器74LS48的译码表
十
进
制
数
输入
输出
gfedcba
显示字形
0×1××××
1010000
××0××××
1111111
0000000
0000000
8
灭
灭
0
1
2
3
4
5
6
7
1110000
1×10001
1×10010
1×10011
1×10100
1×10101
1×10110
1×10111
0111111
0000110
1011011
1001111
1100110
1101101
1111100
0000111
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
1×11000
1×11001
1×10010
1×10011
1×10100
1×10101
1×10110
1×10111
1111111
1100111
1011000
1001100
1100010
1101001
1111000
0000000
8
9
灭
灭
灭
灭
灭
灭
7.3555
用555定时器组成单稳态触发器电路组成：
用555定时器组成单稳态触发器电路图如7.5.3图，R和C为外接定时元件，复位控制端与放电端相连并连接定时元件，置位控制端作为触发输入端。
同样，控制电压端不用外接0.01F电容。
555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。
电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C充电
以及C通过R2向放电端
放电，使电路产生振荡。
电容C在
和
之间充电和放电，从而在输出端得到一系列的矩形波。
555电路要求R1与R2均应不小于1KΩ，但两者之和应不大于3.3MΩ。
表7.5.1555定时器的功能表
输入
输出
TH
TR
R0
Q
V的状态
X
X
0
0
导通
﹥2/3VCC
﹥1/3VCC
1
0
导通
﹤2/3VCC
﹤1/3VCC
1
1
截止
﹤2/3VCC
﹥1/3VCC
1
不变
不变
1---单稳态触发器电路2---单稳态电路电压变化
图7.5.2单稳态触发器电路和单稳态电路电压变化图
如图7.5.2所示，静态时，触发输入VCC为高电平，VCC通过R对C充电，VCC上升。
当UC≧2/3VCC时，复位控制端TH﹥2/3VCC，而UI高电平使位置控制端TR﹥1/3VCC，定时器复位，Q=0，Q=1，放电管为饱和导通，C经V放电，UC迅速下降。
由于UI高电平使VCC≦2/3VCC，定时器仍保持复位，Q=0，Q=1，放电管始终保持饱和导通，C可以将电放完，UC≈0，电路处于稳态。
当触发输入UI为低电平时，置位控制端TR﹤1/3VCC，而此时UC≈0又使复位控制端TH﹤2/3VCC，则定时器置位，Q=1，Q=0，，放电管截止，电路进入暂稳态，之后，VCC通过R对C充电，UC上升。
当UC≧2/3VCC时，复位控制端TH﹥2/3VCC，而此时UI已完成触发回到高电平使置位控制端TR﹥1/3VCC，定时器又复位，Q=0，Q=1，放电管又导通，电路回到稳态。
C经V再放电，电路恢复结束。
此单稳态的暂稳态时间可按下式计算tw≈1.1RC。
此电路要求输入触发脉冲宽度要小于tw，并且必须等电路恢复后方可再次触发，所以为不可重复触发电路。
上图是555所构成的多谐振荡器
用555多谐振荡器，接通电源，电容被充电，当Vc上升到2Vcc/3时，使Vo为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，Vc下降。
当Vc下降到Vcc/3时，Vo翻转为高电平。
电容器C放电所需的时间为
为tpl=0.7R
C
下当放电结束时，T截止，Vcc将通过R
、R
向电容器C充电，Vc由Vcc/3上升到2Vcc/3所需的时间T=t
+t
=0.7（R
+R
）C
+0.7R
C
=0.7（R
+2R
）C
小结
紧张而新奇的一周电子课程设计终于结束了。
刚开始接触设计时，根本不知道这是干什么的，也不知道该从哪下手，总之是一头雾水。
但是后来，通过张老师给我们的指导，以及大量的查阅资料，我慢慢知道了设计的原理与思路，奔跑与教室与图书馆之间，从早到晚的设计，我一步一步地完成了四路智力竞赛抢答器的原理框图，逻辑图和接线图。
虽然我设计的题目很简单，但是每一步我都是认认真真完成的。
从框图到接线图的完成，每一张都不止画了一次，改了又改，不过正因为这样熟能生巧让我记住了很多设计中用到的知识。
本次的设计让我热血沸腾，在了解到书本中的知识和参考资料后，我逐渐有了信心，于是把心中的雏形画到了图纸上，最后经过几次思考后修改上交，张老师是我们的指导教师，在她的手里我的原理图真是可圈可点了。
老师仅仅问了我几个简单的问题，就让我有了很大的提示，发现了自己的错误。
原来课本和真实接线真的很有距离啊！
因为我的盲目和知识的局限，让我在原理图上吃了许多的亏，心中不由的想到，幸好我是在实习中，不然到了工作，想这样的做法不仅成为大家的笑柄，还会给施工带来巨大的麻烦，给支出带来巨大的负担。
同时，这也给了我很大的启发，让我有了更多更好的新思路，在这之后能让我画出更好的图纸和更多的功能。
这样的启发能让我在将来的设计中，铺平道路，为我们以后的生活、工作打下坚实的基础
这次设计终于落下了帷幕，虽然时间不长很紧张，但让我真的学到了不少受益终生的知识和认识，它不仅丰富了我的知识，更让我看到了实际上的应用。
在我的成长之路上留下了深深的脚印。
虽然时间紧张，工作量大，身心劳累，但学到的知识和设计的经验确实使自己提高了很多。
而这些经验都会伴随着我今后的学习，也为我们以后完成毕业设计打下基础。
致谢
本人在次特意感谢沈阳工程学院给了我这次宝贵的设计机会，让我实现了心中的梦想，还要感谢我的设计老师———张老师，是她让我把梦放飞，是她的教育让我有了新的认识，是她们把我从课本中拉了出来，让我有了生活上的真实感觉，是她们告诉我：
我不仅仅是沈阳工程学院的学生，我同时也是今后社会的贡献者，也是能为国家做出贡献地有用的人。
感谢所有帮助我完成本次设计的同学与老师，是你们让我更加成功的完成这次课程设计。
参考文献
[1]孙余凯、吴鸣山、项绮明等编.555时基电路识图.北京.电子工业出版社.2006
[2]杨崇志.特殊新型电子元器件手册.沈阳.辽宁科学出版社.2005
[3]董平.电子技术实验.北京.电子工业出版社.2003
[4]熊宝辉.电子技术基础.沈阳.水利电力出版社.1991
[5]付植桐.电子技术.北京.高等教育出版社.2004
[6]戴士弘.模拟电子技术实验与实习.北京.电子公寓出版社.1998
[7]侯大年.数字电子技术.北京.电子工业出版社.1999
[8]施齐云.数字电路实验与课程设计.哈尔滨工程大学.2001
[9]胡汉章.数字电路分析与实践.中国电力出版社.2009
附录A1逻辑电路图
附录A2印刷电路版图
升级会员 