计组复习.docx
《计组复习.docx》由会员分享，可在线阅读，更多相关《计组复习.docx（18页珍藏版）》请在冰点文库上搜索。
计组复习
第一章绪论
1.1计算机的产生与发展
现代计算机的发展
电子管时代
晶体管时代
集成电路时代
超大规模集成电路时代
1.2冯.诺伊曼计算机模型
冯.诺伊曼计算机的组成，各部分的作用
冯.诺伊曼计算机的特点
（1）计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成
（2）指令和数据以同等的地位存放于存储器内，并可以按地址寻访
（3）指令和数据均可以用二进制代码表示
（4）指令由操作码和地址码组成
（5）指令在存储器内按顺序存放。
（6）机器以运算器为中心。
1.3计算机的组成结构
1.3.1计算机的基本组成
硬件系统：
主机、外设
软件系统
1.3.2计算机系统结构、计算机组成和计算机实现
什么是计算机系统结构、计算机组成、和计算机实现。
区别和联系
系列机、指令系统
1.3.3计算机系统结构的层次结构
1.4计算机系统的分类
1.5计算机系统性能评价
字长
主存容量
处理速度：
MIPS，MFLOPS，CPI
主频
存储器的存取周期
功耗
软件兼容性
1.6微处理器与微型计算机
1.8计算机特点及应用
1.9计算机的发展
第二章计算机中信息的表示和运算
2.1数据的表示
定点数的表示方法
机器数，原码，补码反码，移码
浮点数的表示方法
2.2定点数运算
逻辑运算，移位运算
加减法，溢出判断
2.3浮点数运算
加减运算步骤
对阶小阶向大阶看齐
尾数求和
规格化
舍入
溢出判断
2.4面向错误检测与纠错的数据编码（检错和纠错）
2.5字符表示
ASCII码美国信息交换标准编码
2.6面向存储与传输的数据编码
1：
设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。
-13/64，-87
十进制
二进制
原码
反码
补码
-13/64
-0.001101
1.0011010
1.1100101
1.1100110
-87
-1010111
1,1010111
1,0101000
1,0101001
2设浮点数格式为：
阶码5位（含1位阶符），尾数11位（含1位数符）。
写出51/128所对应的机器数。
要求如下：
（1）阶码和尾数均为原码；
（2）阶码和尾数均为补码；（3）阶码为移码，尾数为补码。
答：
x1=51/128=（25+24+21+20）/27=（0.0110011）2
=2-1（0.110011）2
[x1]原=1，0001；0.1100110000
[x1]补=1，1111；0.1100110000
[x1]阶移尾补=0，1111；0.1100110000
3设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题。
A=19/32，B=-17/128，求A-B；
解：
A=19/32=（0.1001100）2
B=-17/128=（-0.0010001）2
[A]补=0.1001100
[B]补=1.1101111
[-B]补=0.0010001
[A-B]补=0.1001100
+0.0010001
=0.1011101——无溢出
第三章处理器
3.1处理器的指令集
1.人们与计算机交流所用的“词汇”叫做“指令（Instruction）”，所有可以采用的“词汇”组成的集合叫做“指令集（InstructionSet）”
2指令组成：
指令码和操作吗
3寻址方式（Addressing）指的是指令按照何种方式寻找或访问到所需的操作数或信息。
寻址方式分为指令寻址和数据寻址
指令寻址是为了找到下一条指令
顺序寻址
跳跃寻址
数据寻址是为了找到本条指令所需的操作数
•立即数寻址
•直接寻址
•间接寻址
•堆栈寻址
•寄存器寻址
•寄存器间接寻址
•基址寻址
•变址寻址
4指令的基本功能
（1）算术/逻辑/移位指令（算逻指令）
（2）数据传送指令（数传指令）
（3）控制转移指令
（4）输入/输出指令
（5）处理器控制及调试指令
5指令格式
3.2处理器的组成与工作过程
•1处理器的基本功能
✧取指令
✧分析指令
✧取数据
✧处理数据
✧写回结果
•2．处理器的基本组成
✧ALU：
算数或逻辑运算
✧CU：
通过对指令的分析，按照一定的时序，发出控制信号，使CPU完成指令的功能
✧寄存器：
✧中断
•3计算机的工作过程
指令周期：
处理器每取出并执行一条指令所需的全部时间
采用流水线的处理器
系统的并行性：
并发，同时
影响指令流水性能的因素：
访存冲突，相关问题（数据相关，控制相关）
流水线的多发技术：
（超标量，超流水，超长指令字）
3.3从CISC到RISC
RISC：
精简指令集计算机：
采用简单的指令格式、寻址方式的计算机
CISC：
复杂指令集计算机：
具有复杂的指令格式、寻址方式的计算机
80-20规律：
在典型程序的运行中，80%的时间执行的只是占指令系统20%的少数常用指令
RISC的主要特征
1.试比较基址寻址和变址寻址。
答：
相同：
都可有效地扩大指令寻址范围；有效地址计算类似EA=A+（BR）和EA=A+（IX）。
不同：
1）基址寻址时，BR不变，A可变，变址寻址时，A不变，IX可变。
2）基址寄存器内容通常由系统程序设定，变址寄存器内容通常由用户设定。
3）基址寻址适用于程序的动态重定位，变址寻址适用于数组或字符串处理。
2．一相对寻址的转移指令占3个字节，第一个字节是操作码，第二三个字节为相对位移量，而且数据在存储器中采用高字节地址为字地址的存放方式。
假设PC当前值是4000H，试问当结果为0，执行“JZ*+35”和“JZ*-17”指令时，该指令的第二、第三字节的机器代码各为多少？
偏移量分别为32和-20，因此第二、三字节机器代码分别为
Jz*+35：
00H（高位）和20H（低位）
JZ*-17：
FFH和ECH。
第四章总线技术
4.1概述
什么是总线，总线传输特点，总线特性
–计算机系统中各个部件之间公共信息传输通道
–在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受相同的信息
–总线特性
–1.功能特性、
✧指总线中的每一根传输线具有特定的功能
✧按照传输信息的性质分类:
地址总线：
决定了访存的最大容量
数据总线：
控制总线：
✧按照在计算机系统中的位置分类
片内总线、底板总线、板间总线和通信总线
–2.物理特性
–3.电气特性
–4.时间特性
4.3总线控制
为什么要采用总线仲裁？
总线上有多个候选的主部件同时申请使用总线时，必须有一个总线控制机构按照某种策略（优先次序）对申请进行裁决，这就叫做总线仲裁
集中式总线仲裁，分布式总线仲裁
集中式仲裁的方式（链式查询，计数器定时查询，独立请求式，固定时间片方式）
链式查询方式连线简单，易于扩充，对电路故障最敏感；
计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；
独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。
固定时间片方式：
主部件固定时间长度占用总线，优点：
实现简单，硬件成本低，公平使用，缺点：
总线使用率低
总线通信控制
为了完成一次有效的通信，源部件与目的部件之间需要进行一系列有时序限制的操作。
采用总线通信控制的原因
•同步式通讯：
参与通信的两个部件之间的信息传送是由定宽、定距的时标来控制的。
•异步通讯：
参与通信的两个部件需要“感知”对方的操作，这个“感知”是通过“握手”信号实现的
异步单边控制，异步双边控制（不互锁，半互锁，全互锁）
•半同步通讯
•分离式通讯：
✧各模块有权申请占用总线
✧采用同步方式通信，不等对方回答
✧各模块准备数据时，不占用总线
✧总线被占用时，无空闲
4.4总线性能指标
总线宽度：
总线一次同时传送的信息的位数或所需线数
工作时钟频率：
时钟信号线所提供的时钟频率
标准传输率：
总线一秒内所能稳定传输数据的字节数
总线带宽：
总线所能达到的最大数据传输速率
总线带宽=总线位宽*总线的工作频率
✧波特率：
单位时间内传送的码元数（baud）
✧比特率：
单位时间内传送二进制有效数据的位数
时钟同步/异步
总线复用
。
。
。
4.2总线层次结构
4.5总线标准
不同厂家生产的各类模块化产品具有较好的兼容性和互换性
ISA总线、EISA总线、VESA总线、PCI总线、PCIE总线、USB、RS232
1．解释下列概念：
总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。
总线宽度——指数据总线的位（根）数，用bit（位）作单位。
总线带宽——指总线在单位时间内可以传输的数据量，等于总线工作频率与总线宽度（字节数）的乘积。
总线复用——指两种不同性质且不同时出现的信号分时使用同一组总线，称为总线的“多路分时复用”。
总线的主设备（主模块）——总线传输期间对总线控制权的设备（模块）；
总线的从设备（从模块）——总线传输期间没有总线控制权的设备（模块），它只能被动接受主设备发来的命令；
总线的传输周期——总线完成一次完整而可靠的传输所需时间；
总线的通信控制——指总线传送过程中双方的时间配合方式
2．试比较同步通信和异步通信。
同步通信——由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。
适合于速度差别不大的场合；
异步通信——不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率
3．为什么说半同步通信同时保留了同步通信和异步通信的特点？
半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。
4．为什么要设置总线标准？
你知道目前流行的总线标准有哪些？
什么叫plugandplay？
哪些总线有这一特点？
总线标准——可理解为系统与模块、模块与模块之间的互连的标准界面。
总线标准的设置主要解决不同厂家各类模块化产品的兼容问题；
目前流行的总线标准有：
ISA、EISA、PCI等；
即插即用——指任何扩展卡插入系统便可工作。
EISA、PCI等具有此功能。
5.设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。
如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？
解：
总线宽度=16位/8=2B
总线带宽=8MHz×2B=16MB/s
第五章存储系统
5.1存储器的分类与性能评价
存储器的分类
v按存储介质分类
✧半导体存储器
✧磁表面存储器
✧磁芯存储器
✧光盘存储器
✧铁电存储器
v按存取方式分类
✧存取时间与物理地址无关
Ø随机存储器
Ø只读存储器
✧存取时间与物理地址有关
Ø顺序存取存储器
Ø直接存取存储器
v按在计算机中的作用分类
✧主存储器
Ø随机存储器（RAM）
✓静态RAM
✓动态RAM
Ø只读存储器（ROM）
✓MROM
✓PROM
✓EPROM
✓EEPROM
✧闪存
✧高速缓冲存储器
✧辅助存储器
存储器的性能评价
v1.容量存储单元数目*存储字长
v2.速度
v存取时间Ta：
从读/写存储器开始到存储器发出完成信号的时间间隔
v存取周期Tc：
从一个读/写/存储器操作开始到下一个存储器操作能够开始的最小时间间隔
vTc＞Ta
v存储器的带宽：
存储器每秒传输的二进制位数
v3.价格：
5.2局部性原理与层次结构
v局部性原理：
经过对处理器访问主存储器情况的统计发现，无论是取指令还是存取数据，处理器访问的存储单元趋向于聚集在一个相对较小的连续存储单元区域内。
这种现象称为存储器访问的局部性原理
v层次结构的存储系统
✧缓存—主存层次
✧主存—辅存层次
v其他概念：
命中、失效、命中率、平均访存周期、访问效率
5.3半导体存储器
按字编址、按字节编址
大端模式、小端模式
5.3.1随机访问半导体存储器RAM
地址译码方式：
单译码（线选法）、双译码（重合法）
SRAM静态随机访问存储器
DRAM动态随机访问存储器
动态RAM刷新
什么是再生
什么是刷新，为什么要采用刷新，DRAM的刷新的方式有哪些？
简要叙述三种方式的特点。
动态RAM和静态RAM比较
特性
SRAM
DRAM
存储信息
触发器
电容
是否为破坏性读出
非
是
是否需要刷新
不要
需要
地址复用
无
有
存取速度
快
慢
集成度
低
高
功耗
高
低
价格
高
低
适用场合
高速小容量存储器
大容量主存
5.3.2只读半导体存储器ROM
（1）掩模型ROM，MROM
（2）可编程ROM，PROM
（3）可擦除的可编程ROM，EPROM
（4）可用电擦除的可编程ROM，EEPROM
（5）闪存FLASH
5.4主存储器与CPU连接
存储器扩展：
位扩展、字扩展，字位扩展
存储器与CPU连接
提高主存访问带宽方法
v采用高速器件
v采用层次结构Cache----主存
v调整主存结构
✧1.单体多字系统
✧2.多体并行系统
Ø
（1）高位交叉
Ø
（2）低位交叉
✧3.双口RAM
▪增加存储器带宽
5.5高速缓冲存储器
一．概述
Cache的命中率
Cache的组成：
Cache存储体、地址变换机构、替换机构
Cache读操作流程
Cache的改进方法
二．Cache––主存的地址映象
全相连，直接，组相连，段相连
三．替换算法：
FIFO、LRU、随机替换算法
四．写入策略：
写直达法、写回法
Cache性能评价（命中率，等效访问周期，加速比，效率）
第9章输入输出接口
9.1输入输出接口概述
输入输出系统的组成：
IO硬件、IO软件（IO指令、通道指令）
I/O与主机的联系方式
1.I/O编址方式
（1）统一编址占用主存空间
（2）不统一编址需设置IO指令
2.设备选址：
用设备选择电路识别是否被选中
3.传送方式：
（1）串行
（2）并行
4.联络方式：
（1）立即响应
（2）异步工作采用应答信号
（3）同步工作采用同步时标
I/O与主机信息传送的控制方式
1.程序查询方式
2.程序中断方式
3.DMA方式
9.2接口组成和工作原理
为什么要设置接口？
▪1.实现设备的选择
▪2.实现数据缓冲达到速度匹配
▪3.实现数据串---并格式转换
▪4.实现电平转换
▪5.传送控制命令
▪6.反映设备的状态
接口的主要功能有：
▪
（1）地址识别与设备选择
▪
（2）接收、保存CPU的I/O控制命令
▪（3）反映外设的工作状态
▪（4）信号转换
▪（5）数据格式、码制的转换与数据检错/纠错
▪（6）传送数据
▪（7）中断
接口和端口
I/O接口：
CPU和I/O设备之间交换信息的媒介和桥梁.；
I/O端口：
指I/O接口中的各种寄存器。
区别和联系
I/O端口是I/O接口内的寄存器，I/O接口除了包含端口外还有其他的辅助逻辑，接口由数据缓冲寄存器DBR、状态寄存器、命令寄存器、端口地址译码、控制逻辑和中断逻辑组成。
CPU了解外设的状态、控制外设的工作、与外设交换数据，都是通过接口中用户可见的寄存器——端口的“读/写”来实现的。
IO接口类型
查询方式
9.4中断系统
什么是中断、中断源、断点、中断向量、中断服务程序入口地址、单重中断、多重中断
中断处理过程：
1.中断请求
2.中断判优
3.中断响应
4.中断服务
5.中断返回
什么是中断隐指令，中断隐指令完成的功能？
CPU响应中断的条件和时间？
中断服务程序流程？
中断屏蔽字：
中断响应顺序是否就是中断服务顺序呢？
中断屏蔽字改变的是中断响应顺序吗？
9.5DMA接口
DMA与主存交换数据的三种方式及主要特点
DMA接口功能
DMA接口组成
DMA传送过程
DMA方式与程序中断方式的比较
9.6通道技术
第8章外部设备
硬盘
温盘的特点
技术指标：
容量、记录密度、平均存取时间、传输率
升级会员 