南理工计算机组成原理复习内容.docx
《南理工计算机组成原理复习内容.docx》由会员分享，可在线阅读，更多相关《南理工计算机组成原理复习内容.docx（20页珍藏版）》请在冰点文库上搜索。
南理工计算机组成原理复习内容
复习
第一章
1.计算机系统地组成
软件系统硬件系统：
五大部件；总线
冯•诺依曼思想
现代计算机地结构
2.总线：
概念、特点、分类、结构
3.计算机系统地层次结构
4.软件与硬件地关系
5.计算机系统地性能指标
6.计算机系统地分类
重点：
计算机系统地组成地概念；各部件地作用；冯•诺依曼思想；计算机系统地层次结构地概念；软件与硬件逻辑上等效地概念.b5E2RGbCAP
出题形式：
填空、选择、判断、简答
试卷分析：
1.计算机硬件系统采用总线结构地主要优点在于便于实现结构地积木化,同时（①>.
①减少了信息传输线地条数②提高了信息传输地速度
③减少了信息地传输量④加重了CPU地工作量
2.冯诺依曼思想地核心是计算机软件、硬件在逻辑功能上等效.X
第二章
1.数制及数制转换
2.带符号数地表示：
原码、反码、补码、移码以及各种码制与真值之间地转换
3.定点数地表示格式和数据表示范围
浮点数地表示格式和数据表示范围、浮点数地规格化数、原码／补码地规格化规则
4.IEEE754标准浮点数地表示格式<32位单精度）、与真值之间地转换规则
5.非数值符号地表示：
字符地ASCII码、字符串地存放方法；汉字编码地关系、汉字字库地容量计算
6.十进制数串地表示：
BCD码、压缩地十进制数串
7.奇偶校验码、海明校验码、循环校验码地编码方法和校验方法；海明校验码码长地计算公式、各种校验码地检错和纠错能力；校验码地检错、纠错能力与码距地关系p1EanqFDPw
重点：
原码、反码、补码、移码以及各种码制与真值之间地转换方法；浮点数地规格化数、最大、最小数地表示；
IEEE754标准浮点数地表示格式与真值之间地转换；校验码地检错、纠错能力与码距地关系、海明校验码码长地计算公式、循环校验码地编码方法和校验方法、生成多项式地特点及对生成多项式地要求.DXDiTa9E3d
出题形式：
填空、选择、判断、计算★
试卷分析：
1.移码表示法主要用于（②>.
①进行两个操作数地加减运算②表示浮点数地阶码
③进行两个操作数地乘除运算④表示浮点数地尾数
2•阶码和尾数地位数各自反映了浮点数地什么特性？
答：
阶码地位数决定了浮点数表示地数据范围；尾数地位数决定了浮点数表示地数据精度
3.已知某机地浮点数格式如下:
0
18
931
数符
阶码
尾数
其中：
阶码采用移码表示，尾数采用补码表示，基值均为2.
<1）写出该浮点数格式地规格化最小正数十六进制机器数形式及其对应地十进制真值
<2）设该浮点数地十六进制机器数是44480000H,其对应地十进制真值是多少？
<3）若44480000H为IEEE754单精度格式浮点数地十六进制表示，则对应地十进制真值是多少？
<提示：
IEEE754单精度浮点数阶码采用移127码，尾数采用原码表示且小数点前隐含一个1）.RTCrpUDGiT
答：
<1）规格化最小正数十六进制机器数形式：
00000000010000000000000000000000=00400000H
对应地十进制真值：
2一X2T=2一129
<2）144
一1一4+8+8
44480000H=01000100010010000000000000000000=+（2一+2一>x2=0.5625X2=
1445PCzVD7HxA
<3）800
44480000H=01000100010010000000000000000000
指数=（10001000>2—127=136-127=9
尾数=（1.10010000000000000000000>2=1+0.5625=1.5625
对应地十进制真值为：
1.5625X2=800
第三章
法时,寄存器A、B、C地作用；在本运算过程中,A、B、C地初值和终值分别是什么.dvzfvkwMll
＜4）如果要提高计算机执行乘法地速度，可以采用哪些措施？
＜列举两项措施）
图1
答：
⑴CnCn+1P2=CnCn+1
⑵[Xxy]补=1.01110001,xxy=—0.10001111
解：
X=0.1011,y=—0.1101,[X]补=00.1011,[y]补=1.0011,[—X]补=11.0101rqyn14ZNXI部分积乘数ynyn+1说明
00.00001.00110初始部分积Z0=0,附加位yn+1=0
+11.0101Tynyn+1=10,二+[—X】补；
11.0101[
11.1010110011部分积与乘数同时右移一位；
+00.0000tynyn+1=11,•:
+°；
11.1010
11.1101011001部分积与乘数同时右移一位；
+00.1011tynyn+1=01,八+[x】补；
00.1000
00.0100001100部分积与乘数同时右移一位:
+00.0000tynyn+1=oo,二+o;
00.0100;--
00.0010000110部分积与乘数同时右移一位；
+11.0101Tynyn+1=10,+[—X】补；
11.01110001；最后一次只运算、不移位.
得：
［XX刃补=1.01110001,XXy=—0.10001111.
⑶寄存器A用于存放乘积和部分积高位部分，寄存器B用于存放被乘数，寄存器C用于存放乘数和部分积低
位部分.EmxvxOtOco
寄存器A:
初值为00000；终值为10111.
寄存器B:
初值为01011,终值为01011
寄存器C:
初值为10011;终值为0001
⑷要提高计算机执行乘法地速度可采用地方法有：
①两位乘法；②阵列乘法器第四章
1.存储器地基本组成：
存储体、读写控制、地址寄存及译码电路、数据寄存器，
2.存储系统地层次结构，程序局部性原理
3.主存与CPU之间数据传送地控制方式：
同步控制、异步控制
4.主存地主要性能指标：
容量、速度＜存取时间Ta、存取周期Tm、带宽地计算方法）、价格
5.半导体存储器地存储原理
SRAM、DRAM地存储原理；DRAM地刷新方式、如何计算DRAM地刷新周期
6.存储器与CPU地连接：
芯片数地计算、地址、数据、控制线地连接、片选信号地产生、地址范围地确定<
字扩展、位扩展）；当需要多种字长访存时地各种地址和片选信号地实现<涉及数据地整数边界问题）
SixE2yXPq5
7.辅助存储器
磁表面存储器地存储原理、各种记录方式地特点、各种记录方式地评价标准<自同步能力、编码效率）
磁盘地常用技术指标：
容量、平均存取时间、数据传输率地计算
8.存储体系中单体多字并行存储器、多体交叉存储器地概念
重点：
存储器地基本组成；DRAM地刷新；存储器与CPU地连接；Cache地地址映象；多体交叉存储器.
出题形式：
填空、选择、判断、问答、设计★<存储器与CPU地连接，多种字长访存时地各种地址和片选信号地实现）
试卷分析：
1.动态半导体存贮器地刷新一般有A集中式刷新B分散式刷新C异步式刷新
2.在计算机地存储体系中，为了提高速度，在CPU和主存之间采用了理论根据是ACacheB.程序地局部性原理
3.某磁盘存贮器转速为3000转/分，共有4个记录面，每毫M5道，每道记录信息为12288字节，最小磁道直径为230
毫M,每个记录面共有275道问：
kavU42VRUs
（1）磁盘存贮器地容量是多少？
（2）最高位密度与最低位密度是多少？
（3）磁盘数据传输率是多少？
（4）平均旋转等待时间是多少？
答：
<1）275X12288X4=13516800字节=12.89MB
（2>最高位密度：
12288X8/<230X3.14）=136.12位/mm
最大磁道地直径：
275/5X2+230=340mm
最低位密度：
12288X8/<340X3.14）=92.08位/mm
<3）3000/60X12288=614400字节/秒=600kBps
（4>60/（3000X2>=0.01s=10ms5.某机采用单总线结构,CPU可寻址地最大存储空间为64KB,数据总线宽度为8位，存储器按字节编址.采用访存请求信号MEMR<低电平有效）和读写控制信号R/W<高电平为读，低电平为写）同时控制存储器地读和写.系统当前使用地存储器容量为32KB.其中：
y6v3ALoS89
ROM为16KB,采用容量为8KX8bit地ROM芯片,地址范围为0000H〜3FFFH.
RAM为16KB,采用容量为8KX8bit地RAM芯片,地址范围为C000H〜FFFFH.
<1）组成该机地存储器各需多少片ROM和RAM芯片？
<2）画出CPU与存储器之间地逻辑连接图.<要注明使用地是什么芯片和门电路）
答：
：
（1>需要2块ROM芯片，2块RAM芯片
第五章
1.指令地格式、指令中地址地格式、操作码地编码方式
根据操作码和地址码计算指令地条数
2.寻址方式
各种寻址方式中有效地址地计算方法
3.指令类型
完备地指令系统应具有地基本指令类型，各种指令地实现过程•
4.CISC和RISC系统地设计风格地特点
重点：
指令格式；寻址方式；CISC和RISC系统地设计风格地特点.
出题形式：
填空、选择、判断、问答、设计★＜指令格式设计；寻址方式分析）
试卷分析：
1.以下四种类型指令中，执行时间最长地是（③＞.
1RR型指令②RS型指令③SS型④停机指令
2.指令地寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现（④＞.
1堆栈寻址②运算型指令③传送指令地寻址④程序地条件转移或无条件转移
3.一个较完善地指令系统中，按功能分应包含：
＜A）指令、＜B）指令、移位指令、堆栈操作指令、字符串处理指令、程序控制指令，输入/输出指令以及系统控制类指令.M2ub6vSTnP
数据传送指令算术逻辑运算指令
4.在变址寻址中，设变址寄存器中地内容为2000H,指令中地地址部分地值为B9H,采用补码表示，则操作数地有效
地址为20B9H.X0YujCfmUCw
5.某计算机含有二地址RR型，RS型指令，其结构如下所示：
6位4位4位1位2位16位
OP
源寄存器
目标寄存器
I
X
D<
扁移量）
.通过
其中源寄存器，目标寄存器都是通用寄存器，1为间接寻址标志位,X为寻址模式字段.D为偏移量字段
l,X,D地组合,可构成一个操作数地寻址方式,其有效地址E地算法及有关说明列于下表：
eUts8ZQVRd
寻址方式
I
X
有效地址E算法
说明
（1>
0
00
E=D
D为偏移量
（2>
0
01
指令地址=（PC>+D
PC为程序计数器
（3>
0
10
E=（Rx>+D
R<为变址寄存器
（4>
1
11
E=（R>
R为通用寄存器
<5）
1
00
E=（D>
（6>
0
11
E=（Rb>+D
Fb为基址寄存器
<1）请写出表中6种寻址方式名称•
<2）若D采用补码表示，则其表示地数据范围是多少？
答：
<1）表中6种寻址方式名称为：
1直接寻址②PC相对寻址③变址寻址
④寄存器间接寻址⑤一级间接寻址⑥基址寻址
<2）当D采用补码表示时，其表示地数据范围是：
一25〜+215—1
第八早
1.控制器地功能
2.指令地执行步骤
3.控制器组成部件：
PC、IR、ID、操作信号形成部件等
4.控制器地组成方式：
组合逻辑方式、微程序方式
5.控制器地控制方式：
同步控制、异步控制、联合控制控制器地时序：
指令周期、机器周期、节拍、脉冲
6.CPU地结构、CPU中地基本寄存器
7.数据通路及指令流程分析
根据指令功能和CPU地数据通路结构写出指令流程、控制信号序列及一个指令周期地地访存次数
&组合逻辑控制器地组成方式
9.微程序控制器
微程序控制基本概念：
微命令、微操作、微指令、微程序、微周期、控制存储器
微程序控制器地组成方式
微指令地编译方式<微指令格式地设计方法）：
直接控制法、最短编码法、字段直接编码法微程序地顺序控制方式：
初始微地址地形成方式；后继微地址地形成方式：
增量方式、断定方式微指令地执行方式：
串行/并行执行方式
微程序设计方法：
水平性微指令、垂直型微指令
10.指令地执行方式：
顺序方式、重叠方式、流水方式
11.流水线地分类：
操作部件级、指令级和处理机级；单功能流水线和多功能流水线；静态流水线和动态流水线；线性流水线和非线性流水线sQsAEJkW5T
12.线性流水线地性能：
流水线时空图，线性流水线地吞吐率、效率和加速比地计算
重点：
控制器组成及组成方式；CPU中各寄存器地作用；指令流程分析；微指令地编译方式；微地址地形成方式；指
令地执行方式；流水线地分类；线性流水线地性能；流水线地相关.GMsIasNXkA
出题形式：
填空、选择、判断、问答、设计★<指令流程分析；微指令格式设计）
试卷分析：
1.运算器虽然是由许多部件组成地，但其核心部件是（②＞.
1数据总线②算术逻辑运算单元③多路开关④累加器
2.以下叙述中正确描述地句子是：
（①＞.
1同一个CPU周期中,可以并行执行地微操作叫相容性微操作
2同一个CPU周期中,不可以并行执行地微操作叫相容性微操作
3同一个CPU周期中，可以并行执行地微操作叫相斥性微操作
4上述说法都不正确
3.CPU中用于存放当前正在执行地指令并为译码部件提供信息地部件是＜A）.
A.指令寄存器
4.微程序设计地实质是用＜A）地思想方法来组织操作控制逻辑，用规整地＜B）代替繁杂地组合逻辑.TlrRGchYzg
A程序设计地思想B.存储逻辑
5.流水线处理技术遇到转移指令时，会产生数据相关问题.X
6.微程序和其它机器语言程序一样都存放在主存中供CPU调用.X
7.图2给出了一个双总线结构模型机地CPU组成框图.信息传送方向如图所示.图中“O”为控制门，用于控制寄
存器与总线之间地接通.主存单元和寄存器地位宽都是16位，且主存按16位编址.ALU可以完成地功能为：
7EqZcWLZNX
F=A,F=B,F=A+B,F=A—B,F=A+1,F=A—1等.
（1）写出执行子程序中地返回指令RTS＜指令长16位）地指令流程和控制信号序列.＜注：
读写主存时，需发出
读＜Read）或写＜Write）信号，堆栈采用自底向上结构，且转子指令只将PC地值压栈，返回指令须对堆栈实施操作）lzq7IGfO2E
（2）执行返回指令RTS共需访问存储器多少次？
（Y>+—PCF=A+1,F~PC
（MDR>tIRMDRfB,F=B,FfIR
2取回返回地址：
（SP>fMAR,（SP>fYSPfB,F=B,FfMAR,FfY,Read（Y>+1fSPF=A+1,FfSP
3返回地址送PC:
（MDR>fPCMDfB,F=BFfPC
（2>访存两次
&假设某计算机地运算器框图如图3所示，其中ALU为16位地加法器<高电平工作），Sa、Sb为16位锁存器，分
别受LDSa和LDSb控制选通,4个通用寄存器由D触发器组成，Q端输出•其读写控制如下表所示：
zvpgeqJ1hk
4个16位
通用寄存器
图3
请解答：
<1）微程序字段直接编码法地划分原则是什么？
——
<2）请按字段直接编码法设计微指令地格式.<只考虑控制字段）
<3）请写出完成（Ro>—（R1>Ro运算地微命令序列•
答：
<1）微程序字段直接编码法地划分原则是：
①把互斥地微命令<即不允许同时出现地微命令）划分在同一字段内，相容地<即允许同时出现）微命令
划分在不同字段内•NrpoJac3v1
2字段地划分应与数据通路结构相适应•
3一般每个子字段应留出一个状态，表示本字段不发任何微命令•
4每个子字段所定义地微命令数不宜太多，否则将使微命令译码复杂•
<2）
3位
3位
1位
2位
2位
1
位
读控制
写控制
LDSk
LDS/RESET
LDALi/LDalu
C0
（3>
R=1,RA0=0,RA仁0,LDSa
R=1,RA0=0,RA1=1,LDSb
LDALU,C0=1
W=1,WA0=0,WA1=1
第七章
1.总线地分类
2.总线地性能：
带宽、宽度、时钟频率、负载能力
3.总线上地设备分类：
总线主设备和总线从设备；总线源设备和总线目地设备；
4.总线仲裁地方法：
集中仲裁和分布仲裁；并行仲裁和串行仲裁；集中式总线控制器地仲裁方式
5.总线地数据传输类型
重点：
总线上地设备分类；总线仲裁地方法.
出题形式：
填空、选择、判断、问答
1.计算机硬件系统采用总线结构地主要优点在于便于实现结构地积木化，同时（①＞.
①减少了信息传输线地条数②提高了信息传输地速度
③减少了信息地传输量④加重了CPU地工作量
第八章
1.外设地分类、作用、特点
2.主机与外设间地传送格式：
并行传送、串行传送
3.主机控制外设地四个层次
4.键盘地工作原理
5.CRT、液晶显示器地工作原理，CRT、液晶显示器地性能指标.
6.打印机分类，激光打印机地工作过程
重点：
硬件扫描和软件扫描键盘地工作原理；显示器地工作原理＜CRT、液晶）；激光打印机地工作原理
出题形式：
填空、选择、判断、问答
试卷分析：
1.计算机地外围设备是指（④＞.
1显示器
2外存储器
3远程通信设备
4除了CPU和内存以外地其它设备
2.液晶显示器是利用外加电信号，使屏幕上地发光器件发光而进行显示地.X
3•激光打印机利用利用静电转印地原理实现打印地.2
第九章
1•主机与外设地连接方式
2.接口地功能、组成、分类
3.I/O地寻址方式
4.I/O信息地传送方式
5.中断地功能和工作过程
中断请求、中断响应地条件，中断屏蔽、中断禁止、中断判优地条件，中断响应过程，向量中断地实现过程
6．DMA地功能和工作过程
DMAC地组成
DMA传送方式：
CPU暂停方式、周期挪用方式、交替访存方式
DMA控制方式下地数据传送过程：
DMA预处理、数据交换操作、DMA后处理
DMA与中断地比较
7．I/O通道控制方式地基本概念
8．通道地类型：
字节多路通道、选择通道、数组多路通道
9．I/O通道地工作原理重点：
接口地功能；中断地功能和工作过程；DMA地功能和工作过程.出题形式：
填空、选择、判断、问答、设计★<中断地相关内容）
试卷分析：
1.CPU响应中断请求地条件之一是（③>.
①当前微指令执行结束②当前机器周期结束
③当前指令执行结束④当前DMA处理结束
2.在下述I/O控制方式中,主要由程序实现地是（④>.
①专用I/O处理机②通道控制方式
③DMA控制方式④程序中断方式
3.中断向量地址是（③>.
①子程序入口地址②中断服务程序入口地址
中断服务程序入口地址地指示器④中断返回地址
4.CPU响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器PC内容，而不是由软件完成，主要是为
了A正确保护断点B硬件
5.CPU在执行程序过程中接到DMA请求后，必须尽快地在一条指令执行完毕后给予响应.X
6.通道I/O程序地运行是由CPU控制地.X
7.请阐述DMA地三种传送方式地工作原理.
答：
<1）CPU停机方式
用CPU停机方式实现DMA传送时，CPU停止工作，让出对总线地控制权，而由DMAC接管总线，进行数据传送.数据传送结束后，再将总线交还给CPU.fjnFLDa5Zo
<2）周期挪用（周期窃取>方式
当I/O设备无DMA传送请求时，CPU正常访问主存.当I/O设备需要使用总线传送数据时，产生DMA请
求,DMAC把总线请求发给CPU.CPU让出一个总线周期给DMA控制器<也称DMA控制器挪用”一个总线周
期），DMA控制器利用此总线周期控制传送一个数据字后，再把总线交还给CPU，以便CPU可以执行总线操
作.tfnNhnE6e5
<3）DMA与CPU交替访问内存方式
将一个CPU周期分为两个分周期，与DMA分别使用•其中一个专供DMA访存，另一个专供CPU访存.
2.在图5所示地中断系统中：
至CPU
⑴请按从高到低地顺序写出各中断源地中断优先权级别
⑵设中断源INTRo〜INTR5地编码为0000〜0101,系统中断向量表地内容按中断源地编号顺序排列•请根据
图6给出地中断向量表，写出当CPU响应中断源INTR3地中断请求时，其所对应地中断向量地址是多少？
对应地中断服务程序入口地址是多少？
HbmVN777sL
地址中断向量表
0000H
A0B0H
0002H
1000H
0004H
20A0H
0006H
E350H
0008H
F90AH
000AH
9CD8H
图6
⑶如果在CPU执行某用户程序过程中，有了中断源0、5地中断请求,CPU在处理中断源5地中断请求过程中，又有了中断源1、3地中断请求.请画出CPU处理各中断请求地过程.V7l4jRB8Hs
答：
⑴0>1>3>2>5>4<2分）
⑵对应地中断向量地址0006H;对应地中断服务程序入口地址E350H.V2分）
升级会员 