计算机组成原理期末复习卷答案.docx

计算机组成原理期末复习卷答案.docx

《计算机组成原理期末复习卷答案.docx》由会员分享，可在线阅读，更多相关《计算机组成原理期末复习卷答案.docx（20页珍藏版）》请在冰点文库上搜索。

计算机组成原理期末复习卷答案

选择题

1．用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是___C___。

A.0≤│N│≤1-2-（16+1）B.0≤│N│≤1-2-16

C.0≤│N│≤1-2-（16-1）D.0≤│N│≤1

2．运算器虽有许多部件组成，但核心部件是____B。

A.数据总线B.算术逻辑运算单元C.多路开关D.累加寄存器

3.计算机硬件能直接执行的只有__B____。

A.符号语言B机器语言C汇编语言D机器语言和汇编语言

4.描述PCI总线中基本概念不正确的句子是___C___。

A.PCI总线是一个与处理器无关的高速外围总线

B.PCI总线的基本传输机制是猝发式传送

C.PCI设备一定是主设备

D.系统中只允许有一条PCI总线

5.常用的虚拟存贮系统由__A____两级存贮器组成，其中辅存是大容量的磁表面存贮器。

A.主存-辅存B.快存-主存C.快存-辅存D.通用寄存器-主存

6.中断系统是由（D）实现的。

A硬件B软件C固件D软硬件结合

7．和辅存相比，主存的特点是（A）

A容量小，速度快，成本高B容量小，速度快，成本低

C容量大，速度快，成本高D容量大，速度快，成本低

8．查询中断请求的条件是__C__。

A.一条指令执行结束B.一次I/O操作结束

C.机器内部发生故障D.一次DMA操作结束

9．若[X]补=1.000000，则Ｘ代表的真值是（Ｂ）

Ａ　＋０　Ｂ　－１　Ｃ　＋１　Ｄ　－０

10．相联存贮器是按__C____进行寻址的存贮器。

A地址方式B堆栈方式C内容指定方式D地址方式与堆栈方式

11．下列数中最大的数为____B_。

A.（10010101）2B.（227）8

C.（96）8D.（143）5

12．以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传

输率最高的是__C____。

A.DRAMB.SRAMC.闪速存储器D.EPROM

13．在补码除法中，根据（C）上商“１”

Ａ　余数为正B余数的符号与除数的符号不同

C余数的符号与除数的符号相同D余数的符号与被除数的符号相同

14．采用串行接口进行七位ASCⅡ码传送，带有一位奇偶校验位为1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为____A__。

A.960B.873C.1371D.480

15．通道对CPU的请求形式是___B___。

A.自陷B.中断C.通道命令D.跳转指令

16．用于对某个寄存器中操作数的寻址方式称为__C____寻址。

A.直接B.间接C.寄存器直接D.寄存器间接

17．假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的字符码是_____C_。

A11011011B110110110C11000001D11100100

18．连接计算机与计算机之间的总线属于（C）总线

A内B系统总线C通信D外

19．标准的ASCII码（B）位

A6B7C8D9

20．某寄存器中的值有时是地址，因此只有计算机的____C__才能识别它。

A.译码器B.判别程序C.指令D.时序信号

21．对真值零表示形式唯一的机器数是__B____。

A原码B补码和移码C反码D以上都不对

22．某计算机字长32位，其存储容量为16MB，若按字编址，它的寻址范围是___A___。

A.4MB.16MBC.16MBD.8MB

23．定点16位字长的字，采用补码形式表示时，一个字所能表示的整数范围是（A）

A-215—+（215–1）B-（215–1）—+（215–1）

C-（215+1）—+215D-215—+215

24．二地址指令中，操作数的物理位置可安排在___B___。

A栈顶和次栈顶B两个主存单元C一个主存单元和一个寄存器D两个寄存器

25．某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为____D__。

A8，512B512，8C18，8D19，8

26．算术右移指令执行的操作是__B____。

A．符号位填0，并顺次右移1位，最低位移至进位标志位

B．符号位不变，并顺次右移1位，最低位移至进位标志位

C．进位标志位移至符号位，顺次右移1位，最低位移至进位标志位

D．符号位填1，并顺次右移1位，最低位移至进位标志位

27．计算机的外围设备是指__D____。

A输入/输出设备B外存储器

C远程通信设备D除了CPU和内存以外的其它设备

28．中断向量地址是：

__C____。

A子程序入口地址B中断服务例行程序入口地址

C中断服务例行程序入口地址的指示器D中断返回地址

29．用某个寄存器中操作数的寻址方式称为__C____寻址。

A直接B间接C寄存器直接D寄存器间接

30．若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_C_____。

A阶符与数符相同为规格化数

B阶符与数符相异为规格化数

C数符与尾数小数点后第一位数字相异为规格化数

D数符与尾数小数点后第一位数字相同为规格化数

31．存储单元是指_B_____。

A存放一个二进制信息位的存贮元

B存放一个机器字的所有存贮元集合

C存放一个字节的所有存贮元集合

D存放两个字节的所有存贮元集合

32．在定点二进制运算器中，减法运算一般通过__D____来实现。

A原码运算的二进制减法器

B补码运算的二进制减法器

C原码运算的十进制加法器

D补码运算的二进制加法器

33．主存贮器和CPU之间增加cache的目的是__A____。

A解决CPU和主存之间的速度匹配问题

B扩大主存贮器容量

C扩大CPU中通用寄存器的数量

D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

34．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用____C__。

A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻

35.CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为__B____。

A512KBB1MBC256KBD2MB

36.为了便于实现多级中断，保存现场信息最有效的办法是采用____B__。

A通用寄存器B堆栈C存储器D外存

37．程序控制类指令的功能是__D____。

A进行算术运算和逻辑运算

B进行主存与CPU之间的数据传送

C进行CPU和I/O设备之间的数据传送

D改变程序执行顺序

38.寄存器间接寻址方式中，操作数处在____B__。

A.通用寄存器B.主存单元C.程序计数器D.堆栈

39．指令周期是指___C___。

ACPU从主存取出一条指令的时间；

BCPU执行一条指令的时间；

CCPU从主存取出一条指令加上CPU执行这条指令的时间；

D时钟周期时间；

40．位操作类指令的功能是___C___。

A.对CPU内部通用寄存器或主存某一单元任一位进行状态检测（0或1）

B.对CPU内部通用寄存器或主存某一单元任一位进行状态强置（0或1）

C.对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置

D.进行移位操作

41．设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规格化正数为__B___。

A．+（2–2-23）×2+127B．[1+（1–2-23）]×2+127

C．+（2–223）×2+255D．2+127-223

42．下面描述的RISC机器基本概念中正确的句子是____B__。

A.RISC机器不一定是流水CPUB.RISC机器一定是流水CPU

C.RISC机器有复杂的指令系统D.CPU配置很少的通用寄存器

43．为了使设备相对独立，磁盘控制器的功能全部转移到设备中，主机与设备间采用___D___接口。

A.SCSIB.专用C.ESDID.RISC

44．目前大多数集成电路生产中，所采用的基本材料为____A__。

A.单晶硅B.非晶硅C.锑化钼D.硫化镉

45．为确定下一条微指令的地址，通常采用断定方式，其基本思想是_C_____。

A.用程序计数器PC来产生后继微指令地址

B.用微程序计数器μPC来产生后继微指令地址

C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D.通过指令中指定一个专门字段来控制产生后继微指令地址

填空题

1.指令格式中，地址码字段是通过A.寻址方式来体现的，因为通过某种方式的变换，可以给出B.操作数有效地址。

常用的指令格式有零地址指令、单地址指令、C.二地址指令三种.

2.CPU周期也称为A.机器周期；一个CPU周期包含若干个B.时钟周期。

任何一条指令的指令周期至少需要C.2个CPU周期。

3.一个定点数由A.符号位和B.数值域两部分组成。

根据小数点位置不同，定点数有C.纯小数和纯整数之分。

4.计算机系统中的存储器分为A内存和B外存。

在CPU执行程序时，必须将指令存放在C内存中。

5.CPU中，保存当前正在执行的指令的寄存器为A指令寄存器IR，保存当前正在执行的指令的地址的寄存器为B程序计数器PC，保存CPU访存地址的寄存器为C内存地址寄存器AR。

6.RISC指令系统的最大特点是：

A.指令条数少；B.指令长度固定;C.指令格式与寻址方式种类少。

7.衡量总线性能的重要指标是A.总线带宽，它定义为总线本身所能达到的B.传输速率。

PCI总线的指标可达C.264MB/S。

8.在计算机术语中，将运算器、A控制器、cache合在一起，称为B.CPU,

而将B和存储器合在一起，成为C主机。

9.DMA控制器按其A.组成结构，分为B选择型和C多路型两种。

10.Cache是一种A.高速缓冲存储器，是为了解决CPU和B.主存之间C.速度不匹配而采用的一项重要硬件技术。

11.IEEE754标准，一个浮点数由A符号位、阶码E、尾数M三个域组成。

其中阶码E的值等于指数的B.真值e加上一个固定C.偏移值。

12.寄存器寻址操作数在A寄存器中，寄存器间接寻址操作数在B内存中，所以执行指令的速度前者比后者C快。

13.显示适配器作为CRT和CPU的接口由A刷新存储器、B显示控制器、CROMBIOS三部分组成。

14.CPU从主存取出一条指令并执行该指令的时间叫做A_指令周期，它常用若干个B机器周期来表示，而后者又包含有若干个C时钟周期。

15.动态半导体存储器的刷新一般有A集中刷新和B分散刷新两种方式，之所以刷新是因为C存储电荷的电容放电。

16.移码常用来表示浮点数的A阶码部分，移码和补码除符号位B不同外，其他各位C相同。

17.存储器的技术指标有A存储速度、B.存储容量和C存储器带宽。

18.磁表面存储器主要技术指标有记录密度，A存储容量，平均寻址时间、B数据传输速率和C误码率。

19.一个较完善的指令系统应包含A传送类指令，B算术、逻辑运算类指令，C程序控制类指令，I/O类指令，其它类指令。

20.在总线的异步通信方式中，通信的双方可以通过A不互锁、B半互锁和C全互锁三种类型联络。

21.为了解决多个A主设备同时竞争总线B控制权，必须具有C总线仲裁部件。

22并行处理技术已经成为计算机发展的主流。

它可贯穿于信息加工的各个步骤和阶段概括起来，主要有三种形式：

A时间并行；B空间并行；C时间+空间并行。

23.硬布线控制器的设计方法是：

先设计A指令周期流程图，再利用B布尔代数写出综合逻辑表达式，然后用C门电路和触发器等逻辑电路实现。

24.PCI总线采用A同步定时协议和B集中式仲裁策略，具有C自动配置能力。

25.寻址方式根据操作数的A存储位置不同，多使用B存储器寻址型和C寄存器寻址型。

26.相联存储器不按地址而是按A.内容访问的存储器，在cache中用来存放B.行地址表，在虚拟存储器中用来存放C.页表和段表。

简答题

1.指令和数据存放在内存中，CPU如何区分它们是指令还是数据？

解：

从时间上讲，取指令事件发生在“取指周期”；取数据事件发生在“执行周期”。

从空间上讲，从内存读出的指令流流向控制器（指令寄存器）；从内存读出数据流流向运算器（通用寄存器）

2.

寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。

因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。

3.

存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

4.

5.冯•诺依曼计算机的特点是什么？

解：

冯•诺依曼计算机的特点是：

P8

●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；

●指令和数据以同同等地位存放于存储器内，并可以按地址访问；

●指令和数据均用二进制表示；

●指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；

●指令在存储器中顺序存放，通常自动顺序取出执行；

机器以运算器为中心（原始冯•诺依曼机）

6.

7.

8.中断周期前是什么阶段？

中断周期后又是什么阶段？

在中断周期CPU应完成什么操作？

答：

中断周期前是执行周期，中断周期后是取指周期。

在中断周期，CPU应完成保存断点、将中断向量送PC和关中断等工作。

9.说明计算机系统的层次结构。

计算机系统可分为：

微程序机器级，微指令由硬件直接执行；一般机器级（或称机器语言级），用微程序解释机器指令；操作系统级，一般用机器语言程序解释作业控制语句；汇编语言级，由汇编程序支持和执行；高级语言级，由各种高级语言编译程序支持和执行。

10.什么是RISC？

RISC指令系统的特点是什么？

RISC是精简指令系统计算机，它有以下特点：

（1）选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。

（2）指令长度固定，指令格式种类少，寻址方式种类少。

（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。

（4）大部分指令在一个机器周期内完成。

（5）CPU中通用寄存器数量相当多。

（6）以硬布线控制为主，不用或少用微指令码控制。

一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。

应用题

1.略

2.设相对寻址的转移指令占3个字节，第一字节为操作码，第二，三字节为相对位移量（补码表示）。

而且数据在存储器中采用以低字节地址为字地址的存放方式。

每当CPU从存储器取出一个字节时，即自动完成（PC）+1PC。

（1）若PC当前值为240（十进制），要求转移到290（十进制），则转移指令的第二、三字节的机器代码是什么？

（2）若PC当前值为240（十进制），要求转移到200（十进制），则转移指令的第二、三字节的机器代码是什么？

解:

（1）PC当前值为240，该指令取出后PC值为243，要求转移到290，即相对位移量为290-243=47，转换成补码为2FH。

由于数据在存储器中采用以低字节地址为字地址的存放方式，故该转移指令的第二字节为2FH，第三字节为00H。

（2）PC当前值为240，该指令取出后PC值为243，要求转移到200，即相对位移量为200-243=-43，转换成补码为D5H。

由于数据在存储器中采用以低字节地址为字地址的存放方式，故该转移指令的第二字节为D5H，第三字节为FFH。

3.某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为33MHz，求总线带宽是多少？

解：

设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：

Dr=D/T=D×f=4B×33×106/s=132MB/s

4.用512K*16位的FLASH存储器芯片组成一个2M*32的半导体只读存储器，试问：

1）数据寄存器多少位？

2）地址寄存器多少位？

3）共需要多少个这样的器件？

4）画出此存储器的组成框图.

解:

1）数据寄存器32位

2）地址寄存器23位

3）共需要8片FLASH

4）存储器的组成原理入图B17.4

图B17.4

5.某机主存容量为4M16位，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等六种寻址方式，试回答：

（1）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大范围；

（3）一次间址和多次间址的寻址范围；

（4）立即数的范围（十进制表示）；

解：

（1）单字长一地址指令格式：

OP（7位）

M（3位）

A（6位）

OP为操作码字段，共7位，可反映108种操作；

M为寻址方式字段，共3位，可反映6种寻址操作；

A为地址码字段，共16-7-3=6位。

（2）直接寻址的最大范围为26=64。

（3）由于存储字长为16位，故一次间址的寻址范围为216；若多次间址，需用存储字的最高位来区别是否继续间接寻址，故寻址范围为215。

（4）立即数的范围为-32——31（有符号数），或0——63（无符号数）。

6.CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。

已知cache存取周期为40ns，主存存取周期为160ns。

求：

1．Cache命中率H。

2．Cache/主存系统的访问效率e。

3．平均访问时间Ta。

解：

命中率H=Nc/（Nc+Nm）=5000/（5000+2000）=5000/5200=0.96

主存慢于cache的倍率R=Tm/Tc=160ns/40ns=4

访问效率：

ｅ＝　１／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］

＝８９.３℅

　平均访问时间Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ

7.用定量分析方法证明交叉存储器带宽大于顺序存储器带宽。

解：

假设

（1）存储器模块字长等于数据总线宽度

（2）模块存取一个字的存储周期等于T.

（3）总线传送周期为τ

（4）交叉存储器的交叉模块数为m.

交叉存储器为了实现流水线方式存储，即每通过τ时间延迟后启动下一模快，应满足

T=mτ,

（1）

交叉存储器要求其模快数>=m,以保证启动某模快后经过mτ时间后再次启动该模快时，它的上次存取操作已经完成。

这样连续读取m个字所需要时间为

t1=T+（m–1）τ=mг+mτ–τ=（2m–1）τ

（2）

故交叉存储器带宽为W1=1/t1=1/（2m-1）τ（3）

而顺序方式存储器连续读取m个字所需时间为

t2=mT=m2×τ（4）

存储器带宽为W2=1/t2=1/m2×τ（5）

比较（3）和

（2）式可知，交叉存储器带宽>顺序存储器带宽。

8.已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。

解：

为了便于直观理解，假设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为：

[X]浮=00010，0.11011011

[Y]浮=00100，1.01010000

（1）求阶差并对阶：

ΔE=Ex–Ey=[Ex]补+[-Ey]补=00010+11100=11110

即ΔE为–2，x的阶码小，应使Mx右移2位，Ex加2，

[X]浮=00010，0.11011011（11）

其中（11）表示Mx右移2位后移出的最低两位数。

（2）尾数和

1.00110110（11）

2.

+

01010100

3.

10001010（11）

（3）规格化处理

尾数运算结果的符号位与最高数值位为同值，应执行左规处理，结果为1.00010101（10），阶码为00011。

（4）舍入处理

采用0舍1入法处理，则有

1.00010101

+1

1.

00010110

（5）判溢出

阶码符号位为00，不溢出，故得最终结果为

x+y=2011×（-0.11101010）

9.设主存容量为256K字，Cache容量为2K字，块长为4。

（1）设计Cache地址格式，Cache中可装入多少块数据？

（2）在直接映射方式下，设计主存地址格式。

（3）在四路组相联映射方式下，设计主存地址格式。

（4）在全相联映射方式下，设计主存地址格式。

（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。

解：

（1）Cache容量为2K字，块长为4，Cache共有2K/4=211/22=29=512块，

Cache字地址9位，字块内地址为2位

因此，Cache地址格式设计如下：

Cache字块地址（9位）

字块内地址（2位）

（2）主存容量为256K字=218字，主存地址共18位，共分256K/4=216块，

主存字块标记为18-9-2=7位。

直接映射方式下主存地址格式如下：

主存字块标记（7位）

Cache字块地址（9位）

字块内地址（2位）

（3）根据四路组相联的条件，一组内共有4块，得Cache共分为512/4=128=27组，

主存字块标记为18-7-2=9位，主存地址格式设计如下：

主存字块标记（9位）

组地址（7位）

字块内地址（2位）

（4）在全相联映射方式下，主存字块标记为18-2=16位，其地址格式如下：

主存字块标记（16位）

字块内地址（2位）

（5）若存储字长为32位，存储器按字节寻址，则主存容量为256K*32/4=221B，

Cache容量为2K*32/4=214B，块长为4*32/4=32B=25B，字块内地址为5位，

在直接映射方式下，主存字块标记为21-9-5=7位，主存地址格式为：

主存字块标记（7位）

Cache字块地址（9位）

字块内地址（5位）

在四路组相联映射方式下，主存字块标记为21-7-5=9位，主存地址格式为：

主存字块标记（9位）

组地址（7位）

字块内地址（5位）

在全