计算机组成原理实验平台.docx

资源描述

计算机组成原理实验平台.docx

《计算机组成原理实验平台.docx》由会员分享，可在线阅读，更多相关《计算机组成原理实验平台.docx（143页珍藏版）》请在冰点文库上搜索。

计算机组成原理实验平台.docx

计算机组成原理实验平台

目　录

第一章性能特点……………………………………………………………………3

1.1系统功能及特点…………………………………………………………3

1.2实验系统组成……………………………………………………………4

第二章实验项目…………………………………………………………………6

2.1算术逻辑运算单元实验…………………………………………………6

实验一不带进位位逻辑或运算实验………………………………………8

实验二不带进位位加法运算实验…………………………………………9

2.2通用寄存器单元实验……………………………………………………11

实验一数据输入通用寄存器………………………………………………13

实验二寄存器内容无进位位左移实验……………………………………13

实验三寄存器内容无进位位右移实验……………………………………14

2.3进位控制、通用寄存器判零实验………………………………………15

实验一算术逻辑单元带进位位的加法运算实验…………………………17

实验二带进位移位实验……………………………………………………18

2.4存储器和总线实验………………………………………………………20

实验一存储器的写操作……………………………………………………22

实验二读存储器的数据到总线上…………………………………………22

2.5堆栈寄存器实验…………………………………………………………23

实验一对4个寄存器进行写入操作………………………………………25

实验二对4个寄存器进行读出操作………………………………………26

2.6微程序控制单元实验……………………………………………………26

实验一微地址打入操作……………………………………………………29

实验二微地址+1操作………………………………………………………30

2.7指令部件模块实验………………………………………………………30

实验一PC计数器置数………………………………………………………34

实验二PC计数器加1………………………………………………………34

实验三置当前指令寄存器…………………………………………………34

2.8时序与启停实验…………………………………………………………35

2.9模型机的总体设计………………………………………………………38

第三章综合实验的调试…………………………………………………………48

3.1实验目的…………………………………………………………………48

3.2实验连线…………………………………………………………………48

3.3指令系统…………………………………………………………………49

3.4微指令表…………………………………………………………………51

3.5程序调试…………………………………………………………………54

实验一实现普通的加、减法指令…………………………………………54

实验二带进位运算的模型机………………………………………………57

第四章驻机键盘和液晶显示器的使用方式……………………………………63

4.1键盘定义…………………………………………………………………63

4.2操作方法…………………………………………………………………64

第五章HKCPT软件简介和安装………………………………………………67

5.1HKCPT性能特点………………………………………………………67

5.2软件安装和卸载…………………………………………………………67

5.3HKCPT软件界面介绍…………………………………………………68

5.4菜单介绍…………………………………………………………………69

5.5HKCPT实验仪操作指南………………………………………………76

附录1HKCPT微指令序列表………………………………………………79

附录2HKCPT软件热键表…………………………………………………80

附录3HKCPT常用集成电路引出端功能图………………………………81

注意事项：

在做单元模块实验前，务必先将CPT-A总线上短8芯扁平电缆及CPT-B上连线板全部拔离实验平台。

做实验时，根据实验说明连接相关总线。

可通过PC机软件（HKCPT）中的查看—刷新菜单来观察各寄存器当前值。

第一章性能特点

1.1系统功能及特点

1.1.1提供各个基本功能模块

我们在比较了国内的多家实验平台厂商的产品后，发现多数产品不是连线过于繁琐，就是由CPLD来替代所有的硬件。

市场需要一种连线不多，但具有灵活性的实验系统,不同设计方案，不同的连线方法，可以得到不同的结果。

我们所提供的实验平台本身就是一个可运行的系统。

整个系统采用功能模块化的设计思路，实验者可单独设计和调试各个功能模块，最终实现一个新的系统，这样可大大减轻实验指导教师的工作量。

整个实验平台提供了运算器模块、指令部件模块、堆栈寄存器模块、存储器模块、总线传输模块、微程序模块、启停和时序模块，以及用于调试和观察数据的监控模块。

1.1.2组成结构

整个系统采用总线结构，总线结构具有扩展能力强，结构简单清晰，连线方便快捷等特点。

本实验平台的总线分为：

内部、外部地址总线，内部、外部数据总线。

整个系统的各个总线都布有测试孔，以便于测试。

各模块的电源、地、地址数据总线已经按照标准连接完毕，控制信号都按各功能模块的布局引出，实验者可方便的定位各测试点。

1.1.3监控模块

监控模块为实验调试和程序设计带来了相当的便利。

实验者可以通过监控模块来修改微程序和内存中的程序。

为了实验的连贯性，系统中还提供了FLASHMEMORY来保存微程序和程序，掉电时内容不会丢失，实验者可随时保存和读取微程序与程序。

为了使实验者随时观察数据和地址，实验平台提供了一块2*16的液晶屏，可同时显示当前地址、当前总线上的数据和当前的微指令和一些关键寄存器的值。

1.1.4操作方式：

单机方式：

整个系统可单独使用，可通过24个按键和液晶来编辑内存和微程序存储器中的数据，在系统运行时可监控所有关键数据。

实验者使用拨动开关来产生二进制码进行微程序和程序的编写。

联机方式：

系统可与PC机相连，PC机上提供了windows界面的操作软件，实验者可在PC机上进行编辑、加载、动态调试等操作。

1.2实验系统组成

本实验平台由两部分组成，左边为实验模块部分（CPT-A），主要分布着各个实验单元和监控单元。

实验平台的右边为数据输出板（CPT-B），板上分布着24个二进制开关、若干个LED发光二极管、DIP插座，还有1块用于显示当前状况的液晶板。

第二章实验项目

2.1算术逻辑运算单元实验

2.1.1实验目的

1、掌握简单运算器的数据传输方式

2、掌握74LS181的功能和应用

2.1.2实验要求

完成不带进位位算术、逻辑运算实验。

按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。

2.1.3实验说明

2.1.3.1ALU单元实验构成（如图2-1-1）

1、运算器由2片74LS181构成8位字长的ALU单元。

2、2片74LS374作为2个数据锁存器（DR1、DR2），8芯插座ALU-IN作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。

运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。

图2-1-1

图2-1-2

2.1.3.2ALU单元的工作原理（如图2-1-2）

数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DR1。

同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。

算术逻辑运算单元的核心是由2片74LS181组成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。

当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。

由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。

输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；当ALU-O为高电平时，74LS244的输出为高阻。

信号名称

作用

有效电平

EDR1

选通DR1寄存器

低电平有效

EDR2

选通DR2寄存器

低电平有效

D1CK

DR1寄存器工作脉冲

上升沿有效

D2CK

DR2寄存器工作脉冲

上升沿有效

S0~S3

74LS181工作方式选择

见附表

选择逻辑或算术运算

高电平为逻辑运算,低电平为算术运算

有无进位输入

高电平有效

CCK

进位寄存器的工作脉冲

上升沿有效

ALU-O

74LS181计算结果输出至总线

低电平有效

2.1.3.3控制信号说明

2.1.4实验步骤

实验一：

不带进位位逻辑或运算实验

把ALU-IN（8芯的盒型插座）与CPT-B板上的二进制开关单元中J01插座相连（对应二进制开关H16~H23），把ALU-OUT（8芯的盒型插座）与数据总线上的DJ2相连。

把D1CK和D2CK用连线连到脉冲单元的PLS1上，把EDR1、EDR2、ALU-O、S0、S1、S2、S3、CN、M接入二进制开关（请按下表接线）。

控制信号

接入开关位号

D1CK

PLS1孔

D2CK

PLS1孔

EDR1

H8孔

EDR2

H7孔

ALU-O

H6孔

H5孔

H4孔

H3孔

H2孔

H1孔

H0孔

按启停单元中的运行按钮，使实验平台处于运行状态。

二进制开关H16~H23作为数据输入，置33H（对应开关如下表）。

H23

H22

H21

H20

H19

H18

H17

H16

数据总线值

8位数据

33H

置各控制信号如下：

EDR1

EDR2

ALU-O

按脉冲单元中的PLS1脉冲按键，在D1CK上产生一个上升沿，把33H打入DR1数据锁存器，通过逻辑笔或示波器来测量确定DR1寄存器（74LS374）的输出端，检验数据是否进入DR1中。

二进制开关H16~H23作为数据输入，置55H（对应开关如下表）。

H23

H22

H21

H20

H19

H18

H17

H16

数据总线值

8位数据

55H

置各控制信号如下：

EDR1

EDR2

ALU-O

按脉冲单元中的PLS1脉冲按键，在D2CK上产生一个上升沿的脉冲，把55H打入DR2数据锁存器。

经过74LS181的计算，把运算结果（F=A或B）输出到数据总线上，数据总线上的LED显示灯IDB0~IDB7应该显示为77H。

实验二：

不带进位位加法运算实验

二进制开关H16~H23作为数据输入，置33H（对应开关如下表）。

H23

H22

H21

H20

H19

H18

H17

H16

数据总线值

8位数据

33H

置各控制信号如下：

EDR1

EDR2

ALU-O

二进制开关H16~H23作为数据输入，置55H（对应开关如下表）。

H23

H22

H21

H20

H19

H18

H17

H16

数据总线值

8位数据

55H

置各控制信号如下：

EDR1

EDR2

ALU-O

按脉冲单元中的PLS1脉冲按键，在D2CK上产生一个上升沿，把55H打入DR2数据锁存器。

经过74LS181的计算，把运算结果（F=A加B）输出到数据总线上，数据总线上的LED显示灯IDB0~IDB7应该显示为88H。

2.1.5实验思考

验证74LS181的算术运算和逻辑运算，在保持DR1=65H、DR2=A7H时，改变运算器的功能设置，观察运算器的输出，填写以下表格来进行分析和比较。

DR1

DR2

M=0（算术运算）

M=1

逻辑运算

CN=1

CN=0

附74LS181的逻辑

方式

M=1逻辑运算

M=0算术运算

S3S2S1S0

逻辑运算

CN=1（无进位）

CN=0（有进位）

0000

F=/A

F=A

F=A加1

0001

F=/（A+B）

F=A+B

F=（A+B）加1

0010

F=/AB

F=A+/B

F=（A+/B）加1

0011

F=0

F=减1（2的补）

F=0

0100

F=/（AB）

F=A加A/B

F=A加A/B加1

0101

F=/B

F=（A+B）加A/B

F=（A+B）加A/B加1

0110

F=A⊕B

F=A减B减1

F=A减B

0111

F=A/B

F=A/B减1

F=A/B

1000

F=/A+B

F=A加AB

F=A加AB加1

1001

F=/（A⊕B）

F=A加B

F=A加B加1

1010

F=B

F=（A+/B）加AB

F=（A+/B）加AB加1

1011

F=AB

F=AB减1

F=AB

1100

F=1

F=A加A

F=A加A加1

1101

F=A+/B

F=（A+B）加A

F=（A+B）加A加1

1110

F=A+B

F=（A+/B）加A

F=（A+/B）加A加1

1111

F=A

F=A减1

F=A

2.2通用寄存器单元实验

2.2.1实验目的

了解通用寄存器的组成和硬件电路，利用通用寄存器实现数据的置数、左移、右移等功能。

2.2.2实验要求

按照实验步骤完成实验项目，实现通用寄存器移位操作。

了解通用寄存器单元的工作原理运用。

2.2.3实验说明

2.2.3.1寄存器实验构成：

（如图2-2-1）

通用寄存器由2片GAL16V8构成8位字长的寄存器单元。

8芯插座RA-IN作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。

数据输出由一片74LS244（输出缓冲器）来控制。

用8芯插座RA-OUT作为数据输出端，可通过短8芯扁平电缆，把数据输出端连接到数据总线。

判零和进位电路由1片GAL、1片7474和一些常规芯片组成，用2个LED（ZD、CY）发光管分别显示其状态。

其中ZD为判零位显示灯,CY为进位位显示灯。

2.2.3.2通用寄存器单元的工作原理：

（图2-2-2）

通用寄存器单元的核心部件为2片GAL16V8，它具有锁存、左移、右移、保存等功能。

各个功能都由X1、X2信号和工作脉冲RACK来决定。

当置ERA=0、X0=1、X1=1，RACK有上升沿时，把总线上的数据打入通用寄存器。

可通过设置X0、X1来指定通用寄存器工作方式，通用寄存器的输出端Q0~Q7接入判零电路。

LED（ZD）亮时，表示当前通用寄存器内数据为0。

输出缓冲器采用74LS244，当控制信号RA-O为低时，74LS244开通，把通用寄存器内容输出到总线；当RA-O为高时，74LS244的输出为高阻。

GAL方程如下：

Clk,OEpin1,11;

A,B,C,Dpin3,4,5,6;

QA,QB,QC,QDpin18,17,14,13;

S0,S1,SIL,SIRpin8,9,2,7;

Q=[QD,QC,QB,QA];

I=[D,C,B,A];

SL=[QC,QB,QA,SIL];

SR=[SIR,QD,QC,QB];

equations

=S0&S1&I

#S0&!

S1&SR

S0&S1&SL

S0&!

S1&Q;

图2-2-2

2.2.3.3控制信号说明

信号名称

作用

有效电平

X0、X1

通用寄存器的工作模式

见附表

ERA

选通通用寄存器

低电平有效

RA-O

通用寄存器内容输出至总线

低电平有效

RACK

通用寄存器工作脉冲

上升延有效

在ALU单元中作为逻辑和算术运算的选择。

在本实验中决定是否带进位移位

0带进位

1不带进位

2.2.4实验步骤

实验一：

数据输入通用寄存器

把RA-IN（8芯的盒型插座）与CPT-B板上二进制开关单元中的J01插座相连（对应二进制开关H16~H23），把RA-OUT（8芯的盒型插座）与数据总线上的DJ6相连。

把RACK连到脉冲单元的PLS1，把ERA、X0、X1、RA-O、M接入二进制拨动开关。

（请按下表接线）。

控制信号

接入开关位号

RACK

PLS1孔

H12孔

H11孔

ERA

H10孔

RA-O

H9孔

H4孔

二进制开关H16~H23作为数据输入，置42H（对应开关如下表）。

H23

H22

H21

H20

H19

H18

H17

H16

数据总线值

8位数据

42H

置各控制信号如下：

H12

H11

H10

ERA

RA-O

按启停单元中的运行按钮，置实验平台为运行状态。

按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，把42H打入通用寄存器。

此时数据总线上的指示灯IDB0~IDB7应该显示为42H。

由于通用寄存器内容不为0，所以LED（ZD）灯灭。

实验二：

寄存器内容无进位位左移实验

按照实验1数据输入的方法把数据42H打入通用寄存器中，数据总线上显示42H。

实现左移功能，置各控制信号如下：

H12

H11

H10

ERA

RA-O

按启停单元中的运行按钮，置实验平台为运行状态。

按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，使通用寄存器中的值左移。

此时数据总线上的LED指示灯IDB0~IDB7应该显示为84H。

由于通用寄存器内容不为0，所以ZD（LED）灯灭。

按脉冲单元中的PLS1脉冲按键，使通用寄存器中的值左移，此时数据总线上的LED指示灯IDB0~IDB7应该显示为09H。

若一直按PLS1，在总线上将看见数据循环左移的现象。

实验三：

寄存器内容无进位位右移实验

按照实验1数据输入的方法把数据42H打入通用寄存器中，数据总线上显示42H。

实现右移功能，置各控制信号如下：

H12

H11

H10

ERA

RA-O

按启停单元中的运行按钮，置实验平台为运行状态。

按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，使通用寄存器中的值右移。

此时数据总线上的LED指示灯IDB0~IDB7应该显示为21H。

由于通用寄存器内容不为0，所以ZD（LED）灯灭。

按脉冲单元中的PLS1脉冲按键，使通用寄存器中的值右移，此时数据总线上的LED指示灯IDB0~IDB7应该显示为90H。

若一直按PLS1，在总线上将看见数据循环左移的现象。

附：

通用寄存器的逻辑

通用寄存器（8位并入并出移位寄存器）

CLR

X1X0

CLK

SLSR

QA~AH

全0

保持不变

上升沿

并行接数A~H

上升沿

右移移入0

上升沿

右移移入1

上升沿

左移移入0

上升沿

左移移入1

2.3进位控制、通

展开阅读全文