数字电子技术半期测试设计.docx
《数字电子技术半期测试设计.docx》由会员分享，可在线阅读，更多相关《数字电子技术半期测试设计.docx（18页珍藏版）》请在冰点文库上搜索。
数字电子技术半期测试设计
数字电子技术半期测试
设计说明书
题目：
多功能数字钟
专业：
信息工程
年级：
09级
学生：
学号：
332009*********
指导教师：
龙驹
完成日期：
2012年4月10日
多功能数字钟
摘要：
电子时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑和时序电路。
多功能电子时钟基本部分包括脉冲产生电路，分频电路，计数电路，译码电路，数码管显示电路。
具体实现为：
用石英晶体振荡器产生标准的1秒的标准的秒信号，60秒为一分；同样设计，60分为一小时，并以24小时为一计时周期；各自引到显示器能显示时分秒，具有校时，校分，校秒功能。
通过调试和测量，完成了题目的基本部分和其中一个发挥部分。
关键词：
分频器，计数器，译码器，12翻1
Abstract:
Theelectronicclockprincipleisatypicaldigitalcircuits,includingcombinationallogicandsequentialcircuits.Thebasicpartofmulti-functionelectronicclockpulsegeneratingcircuit,thedividercircuit,countingcircuit,decodingcircuit,thedigitaldisplaycircuit.Concreterealizationasfollows:
standard1secondstandardsecondsignalusingaquartzcrystaloscillator,60secondstooneminute;thesamedesign,60onehourand24hoursforticks;eachleadtothedisplaycanshow,hour,school,theschoolpoints,school-secondsfunction.Throughdebuggingandmeasurement,completedthebasicpartofthesubjectandonetoplayapart.
Keywords:
Frequencydivision，count，decode
目录
1总体方案设计5
1.1.设计内容5
1.2.方案比较6
1.2.1.方案16
1.2.2.方案27
1.3.方案的论证与选择7
2单元模块设计8
2.1.震荡器模块8
2.1.1.脉冲产生及分频电路8
2.1.2.元器件的选择8
2.2.秒分时电路的设计及器件选择9
2.2.1.秒分时电路的设计9
2.2.2.元器件的选择10
2.3.译码显示电路10
2.4.校时电路11
2.5.仿电台报时电路12
2.5.1.元器件的选择12
2.6.闹时电路12
2.6.1.元器件选择13
2.7.音响电路13
3特殊器件介绍14
3.1.CC406014
3.2.74HC7414
3.3.CC415814
3.4.74HC451116
3.5.740616
3.6.74HC0016
4系统仿真与调试17
5总结与体会18
6参考文献19
7附录1原理图20
8附录2PCB图21
1前言
随着电子技术的不断发展，数字电子技术在设计中所体现出来的优势越来越明显，它不仅是电子信息类专业的一个重要部分，而且在其它类专业工程中也是不可缺少的。
报警电路、时序控制电路作为子系统的应用，发展更是迅速，已成为新一代一些电子设备不可缺少的核心部件，其现实生活中的运用也是非常普遍和广泛。
数字电子技术半期测试的目的在于巩固和加强“数字电子技术”课程的理论知识，掌握数字电子电路的设计方法与流程，提高数字电子电路的实验技能，掌握数字电路的调试方法。
数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和、报时、整体清零等附加功能。
干电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
计数器用的是CC4518。
译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过六位LED七段显示器显示出来。
集成数字电子计时器的设计过程中，组成其电路的核心部分是几个电路的设计以其几种芯片功能应用，其中主要包括：
脉冲产生电路，分频电路，计数电路，译码电路，校时电路，显示电路等。
电子技术的发展促使这些电路被广泛的应用到一系列电子设备当中，时序控制电路也成为数字电子电路设计和制作过程中不可缺少的部分，并且设计简单，易于操作，可靠性好的优点。
对多功能电子时钟的设计的目的是为了更好的掌握几种芯片的工作原理，学会其电路的设计与主要性能参数测量方法以及掌握电子线路系统的装试和调试技术。
本次设计分为四个主要步骤：
一：
构思和设计分频电路，校时电路和译码电路。
二：
根据设计要求和选择的电路通过计算选择元器件和参数，并准确无误的设计好要设计的电路原理图。
三：
利用proteus进行仿真，然后用altiumdesigner10进行电路原理图的设计和PCB的设计。
在面包板上根据设计电路原理进行元器件的电路安装和精细的调试。
四：
在安装好的电路板上进行时钟功能的测试。
2总体方案设计
2.1.设计内容
基本功能：
1、由振荡电路产生标准秒脉冲信号；
2、经分频电路、计数电路、译码电路后由数码管显示数字；
3、秒和分为60进制，小时为12进制；
4、校正时间；
扩展功能：
1、定时控制；
2、仿广播电台整点报时“四高一低”；
3、整点报时；
2.2.方案比较
2.2.1.方案1
根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，框图如图2.1所示。
图2.1方案一框图
此方案中，脉冲产生电路采用555时基电路来产生1KHZ的脉冲，然后利用八进制计数器/分频器来将信号源的脉冲分频到需要的脉冲，中间的触发器集成电路均采用74ls系列芯片，数码管显示器件为共阳极的管子，译码器也采用共阳极的74ls47来进行译码。
计数器采用的是十进制计数器。
2.2.2.方案2
方案2的系统框图如下图所示：
图2.2方案2框图
在方案2中，振荡器我们采用32768HZ晶振电路来产生标准的脉冲信号，晶振具有振荡频率准确、电路结构简单、频率易调整等特点。
本方案的器件基本采用74HC系列的集成芯片，74HC芯片为CMOS芯片，功耗相对TTL芯片要低且电压要求也低一些，相比之下用了这种芯片。
在这个方案下我们理念是要让电路尽量的简单，成本尽可能的低、功耗尽可能的小、功能要足够的强大。
所以大量采用些大规模的集成芯片。
2.3.方案的论证与选择
在查阅大量资料和仿真实验得出的结果，我们采用方案2更加合适。
利用方案2可以使电路跟家简单，原件比较少、成本功耗均比较低，产品的外形也比较小巧，更加符合节能环保的消费设计理念。
基于以上的一些原因，我们采用了方案2的设计方案。
3单元模块设计
3.1.震荡器模块
3.1.1.脉冲产生及分频电路
秒信号发生器主要有晶体振荡器和分频器电路组成。
（1）晶体振荡器电路
晶体振荡器电路给数字电路提供一个频率稳定准确的32768HZ的方波信号，可保证数字电子钟的走时准确及稳定。
（2）分频器电路
分频器电路将32768HZ的高频方波信号经32768（215）次分频后得到1HZ的方波信号供秒计数器进行计数。
分频器实际上也是计数器。
分频器主要是由CC4060和触发器组成.
图3.1CC4060与74HC74的连接
3.1.2.元器件的选择
脉冲产生电路：
电容选择27PF,
石英晶体振荡器
电阻22M
CC4060
分频电路：
选择逻辑器件双D触发器74HC74
3.2.秒分时电路的设计及器件选择
3.2.1.秒分时电路的设计
时间计数单元有“时”计数、“分”计数、“秒”计数三个部分组成。
“分”计数和“秒”计数单元为60进制计数器,“时”计数单元为12进制。
时、分、秒都由十位和个位构成且每位为最大为9（除时十位），因此采用BCD码计数器来进行计数。
BCD码计数器使用CC4518双BCD码加计数器。
计数器的电路连接如下图所示：
图3.2CC4518秒计数电路
图3.3CC4518分计数电路
图3.4CC4518时计数电路
3.2.2.元器件的选择
逻辑器件选择：
双BCD同步加计数器CC4518
四2输入与非门74HC00
六反相器74HC04
3.3.译码显示电路
“时”“分”“秒”计数器的输出信号，需要经过译码显示电路。
所用的数码管为共阴数码管，所以两个com端都接地，译码器采用74HC4511为防止电流过大了加几百欧的限流电阻。
译码显示电路如下：
图3.5译码显示电路
3.4.校时电路
当重新接通电源或走时出现误差使得多功能电子时钟指示数值同实际时间不相符时，应予校准。
通常校正时间的方法是：
首先阶段正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元输入端，校正好后，再转入正常计数状态即可。
校时电路分“快校时”和“慢校时”，本电路采用“快校时”的方法。
校时频率采用2HZ的脉冲信号进行快校时。
校时电路如下图所示：
图3.6校时电路
3.5.仿电台报时电路
每当数字钟计时快要到正点时发出响声，通常按照4低音1高音的顺序发出间断响声，以最后一声高音结束的时刻为正点时刻。
低音为500HZ输入信号，高音为1KHZ输入信号。
图3.7仿电台报时电路
3.5.1.元器件的选择
双四输入与非门74HC20
四2输入与非门74HC00
六反相器74HC04
3.6.闹时电路
数字钟在指定的时刻发出信号，使音响电路发出闹钟的声音，并持续一段时间。
图3.8闹时电路
3.6.1.元器件选择
双四输入与非门74HC20
四2输入与非门74HC00
六输入OC门7406
3.7.音响电路
图3.9音响电路
4特殊器件介绍
4.1.CC4060
4.2.74HC74
4.3.CC4158
4.4.74HC4511
4.5.7406
4.6.74HC00
5系统仿真与调试
系统调试的首要工作就是要在proteus仿真软件上进行仿真，首先根据体统要求和设计的原理图在proteus上画出仿真原理图。
第一步就是进行模块电路的仿真，首先是画出震荡电路模块和分频电路模块，仿真得到输出1HZ的标准方波信号。
第二步，画出主体电路，将震荡电路产生的1HZ信号加载到主题电路上，观察数码管的显示数字，是否为设计要求的显示数字，若有不一样的地方则需要对电路进行修改。
这一步的主题要问题就在于进位和置0的问题，然后就是译码电路的接法问题。
第三步，在上两步都没问题的情况下就进行这一步，这步主要就是将附加电路加载上去，闹时电路和放电台报时电路，闹时电路采用2HZ到4HZ的输入信号，频率不能太低，太低了就会让校时很慢，但频率太高又不好控制，因此一般在2HZ左右。
这段电路最容易出现电平与主电路的电平相冲突的情况，应该引起注意。
这步完成之后，仿真基本就结束了，接下来就是画出PCB，焊接元器件了。
最后这一步就是利用protel画出PCB图，然后做出实际电路板，进行实际的硬件电路的调试了。
6总结与体会
通过本次课程设计对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。
在实验中，我也遇到了很多挫折，不过我都和同伴一一克服了，大家齐心协力解决了问题，使我明白了和他人共同合作的重要性。
在以后的道路上我们也必须深刻认识到团队合作的精神，投入今后的发展之中。
在本次设计的过程中，有很多的知识不懂，我们查阅了大量的资料，网上、书上、课件等等一些能派得上用场的工具全部都用上了，深刻体会了书到用时方恨少的道理。
本次设计中基本全部运用到了数电的知识，使我们更加深刻的掌握了数电知识，各种芯片的应用，各种电子设计软件的使用。
在仿真的过程是最艰难的过程，你会遇到各种各样你所意想不到的事情，然后又得想尽各种办法来解决它。
我就随便说两三个问题吧，我最先遇到的就是就是进位的问题，
第一个就是妙个位时钟到了6就开始进位，研究发现我把妙的进位输出端接在了计数器的Q3端了，但是在仔细思考了下本就应该接在这里，一时没想到原因，之后再左思右想，才找出了解决问题的办法，我在Q3输出端加了一个非门这个问题就得以解决了。
所以做设计做仿真得一次一次的尝试失败，然后一次一次的去找解决问题的办法。
第二个遇到的是数码管的选择出了问题，导致仿真是出来的全是乱码，看了很久才发现问题，原来我的译码器用的是共阳极的输出译码器，而数码管确选择了共阴极的，最后换成了共阳极的数码管结果就显示正常了，总结一句就是在设计的时候需要细心。
还有个问题是在校时电路与主电路的接口的问题，当我把电路弄好后仿真是发现，一加载输入信号分的个位就跳到了1，问题就出在校时电路上，因为在没加校时电路前主电路可以正常运行，研究了很久发现校时电路在输出高电平后不能立刻翻转到低电平，也就不能让上升沿触发的计数器计数。
最后采用在校时电路输出端连接一个D触发器，最后这个问题就得到了解决。
通过这次毕业设计，我又掌握了些元器件的用途以及它们的参数、性能。
这次设计提高了我理论和实践相结合的能力，增加了把理论用于实践的兴趣，同时也提高了我分析问题和解决问题的能力。
没有最好，只有更好。
我相信通过这一次的毕业设计之后，我以后会更加努力，用严谨的科学态度去面对一切。
克服困难，战胜自我，超越自我。
7参考文献
[1]康光华，电子技术基础模拟部分，高等教育出版社
[2]康光华，电子技术基础数字部分，高等教育出版社
[3]谢自美，电子线路设计、实验、测试，华中科技大学出版社
[4]李小坚，ProtelDxp电路设计与制版实用教程，人民邮电出版社
升级会员 