计算机组成原理作业习题集.docx

计算机组成原理作业习题集.docx

《计算机组成原理作业习题集.docx》由会员分享，可在线阅读，更多相关《计算机组成原理作业习题集.docx（20页珍藏版）》请在冰点文库上搜索。

计算机组成原理作业习题集

计算机组成原理作业习题集

习题一

名词解释：

1、主机

2、CPU

3、主存

4、存储单元

5、存储元件

6、存储字

7、存储字长

8、存储容量

9、机器字长

10、指令字长

11、PC

12、IR

13、CU

14、ALU

15、ACC

16、MQ

17、MAR

18、MDR

19、I/O

20、MIPS

习题二

1、说明计算机更新换代的依据。

2、设想计算机的未来。

习题三

名词解释：

1、总线

2、系统总线

3、总线宽度

4、总线带宽

5、时钟同步/异步

6、总线复用

7、总线周期

8、总线的通信控制

9、同步通信

10、比特率

11、分散连接

12、总线连接

13、存储总线

14、I/O总线

15、片内总线

16、数据总线

17、地址总线

18、通信总线

19、串行通信

20、并行通信

习题四

1、什么是全相联映射？

2、什么是近期最少使用算法？

3、什么是EPROM?

4、CACHE的特点是什么？

5、什么是动态存储器刷新?

6、半导体动态RAM和静态RAM存储特点最主要的区别是什么？

7、计算机的存储器采用分级存储体系的主要目的是什么？

8、有一主存—CACHE层次的存储器，其主存容量1MB，CACHE容量是64KB，每块8KB，若采用直接映射方式，

（1）写出主存的地址和CACHE地址格式，

（2）计算主存的地址各部分的位数。

（3）主存地址为25301H的单元在主存的那一块，映射到CACHE的那一块？

9、有一个组相联映像CACHE由64个存储块构成，每组包含4个存储块，主存包含4096个存储块，每块由128字节组成，

（1）写出主存的地址和CACHE地址格式

（2）计算CACHE和主存地址各部分的位数。

（3）主存地址为48AB9H的单元在主存的那一块，映射到CACHE的那一块？

10、现有8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H～5FFFH，ROM的地址为A000H～DFFFH，

（1）写出需要几片芯片组成此存储器。

（2）画出此存储器结构图及与CPU的连接图。

11、用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为0000H～5FFFH，ROM的地址为C000H～FFFFH，1）写出需要几片芯片组成此存储器。

（2）画出此存储器组成结构图及与CPU的连接图。

12、现有8K×4位的RAM芯片组成存储器，要求每个存储单元存放8位二进制数据，按字节编址，地址为0000H～3FFFH

（1）写出需要几片芯片组成此存储器。

（2）画出此存储器结构图及与CPU的连接图。

习题五

1、I/O设备有哪些编址方式，各有何特点？

2、说明CPU与I/O之间传递信息可采用哪几种联络方式？

它们分别用于什么场合？

3、什么是I/O接口，与端口有何区别?

为什么要设置I/O接口？

I/O接口如何分类？

4、说明中断向量地址和入口地址的区别和联系。

5、什么是多重中断？

实现多重中断的必要条件是什么？

6、某计算机的I/O设备采用异步串行传送方式传送字符信息。

字符信息的格式为1位起始位、7位数据位、1位校验位和1位停止位。

若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少？

7、什么条件下，I/O设备可以向CPU提出中断请求？

8、在什么条件和什么时间，CPU可以响应I/O的中断请求？

9、某设备向CPU传送信息的最高频率是40000次/秒，而相应的中断处理程序其执行时间为40μs，试问该外设是否可用程序中断方式与主机交换信息，为什么？

10、设磁盘存储器转速为3000转/分，分8个扇区，每扇区存储1K字节，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。

假设一条指令最长执行时间是25μs，是否可采用一条指令执行结束时响应DMA请求的方案，为什么？

若不行，应采取什么方案？

11、I/O的编址方式可分为和。

12、I/O设备与主机交换信息时，信息的传送方式有：

和。

13、I/O设备与主机交换信息时，不论采用串行传送还是并行传送，它们的联络方式可分为、、同步工作采用同步时标联络三种。

14、I/O设备与主机交换信息时，共有5种控制方式：

、、直接存储器存取方式（DMA）、I/O通道方式、I/O处理机方式。

15、I/O接口按照功能的灵活性分类，可分为和

16、I/O接口按照数据传送的控制方式分类，有和

17、I/O接口按通用性分类，有和。

18、DMA的数据传送过程分为、和后处理3个阶段。

19、现代集成电路制造技术已将DMA制成芯片，通常有两种类型DMA芯片：

和。

20、在DMA方式中，由于DMA接口与CPU共享主存，有可能出现两者争用主存的冲突，为了有效地分时使用主存，通常DMA与主存交换数据时采用、和DMA和CPU交替访问。

21、CPU响应中断时要保护现场，包括对和的保护，前者通过硬件自动（中断隐指令）实现，后者可通过软件编程实现。

22、CPU在时刻采样中断请求信号（在开中断的情况下），而在时刻采样DMA的总线请求信号。

23、一次中断处理过程大致可分为、、中断响应、中断服务和中断返回等五个阶段。

24、通道是，它由指令启动，并以执行通道指令完成外围设备与主存之间进行数据传送。

25、显示器的主要性能指标是图像的和。

、

习题六

判断一下1到12小题的对错并改正。

1、计算机中广泛应用二进制数进行运算、存储和传递，其主要理由是由物理器件性能所致。

2、采用浮点表示时，若尾数为规格化形式，则浮点数的表示范围取决于阶码的尾数，精度取决于尾数的位数。

3、一个浮点数，当其尾数右移时，欲使其值不变，阶码必须增加。

尾数右移一位，阶码减1。

4、对于一个浮点数，阶码的大小确定了小数点的位置，当其尾数左移时，欲使其值不变，必须使阶码减小。

5、采用浮点数表示时，最大浮点数的阶符一定为正，尾数的符号一定为负。

6、采用浮点数表示时，最小浮点数的阶符一定为正，尾数的符号一定为正。

7、采用浮点数表示时，当阶码和尾数的符号均为正，其他的数字部分全部为1时，表示的是最大浮点数。

8、移码常用来表示浮点数的阶码部分，移码和补码的符号位不同。

9、设机器数字长为8位（含1位符号位），对应十进制数x=-0.6875的[x]原为1.1011111，[x]补为1.0101111。

10、补码表示的二进制浮点数，尾数采用规格化形式，阶码3位（含阶符1位），尾数5位（含1位符号位），则对应的最大正数真值为7.5，最小正数真值为1/32（写出十进制各位数值）。

11、某机器字长16位（含1位符号位），它能表示的无符号整数范围是0~65535，用原码表示的定点小数范围是-（1-2-15）~（1-2-15）。

用补码表示的定点小数范围是-1-（1-2-15），用补码表示的定点整数范围是-32768~32767。

12、在原码、补码、反码和移码中，原码、反码对0的表示有两种形式，补码、移码对0的表示只有一种形式。

13、求十进制数-113的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。

14、设机器数字长为8位（含1位符号位），用补码的形式计算下题。

设A=115，B=-24，求A±B。

15.设X=-0.1011，Y=0.1101。

计算：

[X+Y]补、X+Y、[X-Y]补、X-Y。

16、设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题。

（1）A=9/64，B=-13/32，求A+B。

（2）A=19/32，B=-17/128，求A-B。

17、设机器数字长为8位（含1位符号位），设A＝

，B＝

，计算[A

B]补，并还原成真值。

18、用原码一位乘计算x*y。

设x=0.1101，y=-0.1011。

19、设浮点数字长为32位，欲表示±6万间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？

按这样分配，该浮点数溢出的条件是什么？

20、按机器补码浮点运算步骤，计算[x±y]补。

设x=2-011×0.101100，y=2-010×（-0.011100）。

习题七

解释下面1到20题的名词。

1、机器指令

2、指令系统

3、操作码

4、地址码

5、指令字长

6、寻址方式

7、形式地址

8、有效地址

9、隐含寻址

10、机器字长

11、存储字长

12、RISC

13、CISC

14、立即寻址

15、直接寻址

16、间接寻址

17、寄存器寻址

18、四地址指令

19、三地址指令

20、零地址指令

填写下面21到50题目的空格。

21、指令是由和两部分组成的。

22、在设计操作码不固定的指令系统时，应尽量考虑安排指令使用频度的指令占用的操作码。

23、地址码中指的“地址”可以是，也可以是，甚至可以是I/O设备的地址。

24、在指令字长仍为32位、操作码位数仍固定为位时，地址指令操作数的直接寻址范围达224，即16M。

25、指令字长取决于操作码的长度、和。

26、机器中常见的操作数类型有、、字符、逻辑数据等。

27、数据传送包括寄存器与、寄存器与、存储单元与存储单元之间的传送。

28、移位可分为、逻辑移位和三种。

29、通常调用指令包括过程调用、和。

30、用于从当前的程序位置转至子程序的入口；用于子程序执行完后重新返回到原程序的断点。

31、指令寻址比较简单，它分为和两种。

32、基址寄存器可采用和两种。

33、相对寻址的有效地址是将的内容与指令字中的相加而成。

34、堆栈寻址要求计算机中设有堆栈。

堆栈既可用来实现，可以利用的一部分空间作堆栈。

35、堆栈的运行方式为或两种。

36、为了节省开销，人们希望已开发的软件能被继承、兼容，这就希望的指令系统和寻址方式一定能包含所有的指令和寻址方式。

37、80-20规律，即典型程序中的语句仅仅使用处理机中的指令。

38、RISC机指令长度，指令格式种类，寻址方式种类少。

39、RISC机采用技术，大部分指令在时钟周期内完成。

40、CISC的指令系统复杂庞大，各种指令使用频度；指令字长，指令格式多，寻址方式多。

41、CISC绝大多数指令需要时钟周期方可执行完毕；采用微程序控制器难以用优化编译生成的目标代码。

42、RISCⅡ的指令格式有两种：

格式和格式。

43、RISCⅡ指令系统有两种访存寻址方式：

一种是，另一种是，还可以组合方式产生其他寻址方式。

44、从实用角度出发，商品化的RISC机，因用途不同还可扩充一些指令，例如：

、、读后置数指令和一些简单的专用指令。

45、操作码的位数反映了机器的，如操作码占7位，则该机器最多包含条指令。

46、操作码长度不固定会增加和分析的难度，使控制器的设计。

47、如果指令字长不变，设OP仍为8位，则3个地址字段各占8位，故地址指令操作数的直接寻址范围可达。

48、通常计算机中的数据存放在或寄存器中，而的位数便可反映机器字长。

49、算数左移可实现对有符号数和无符号数2n的运算。

并且移位操作所需时间远比乘除操作执行时间，因此，移位操作经常被用来代替简单的乘法和除法运算。

50、由于可以在许多处调用子程序，因此，CPU必须记住返回地址，使子程序能准确返回。

返回地址可存放在以下3处：

、子程序的入口地址、。

51、为什么说指令系统与机器的主要功能以及与硬件结构之间存在着密切的关系？

52、为什么要学习寻址方式？

53、零地址指令的操作数来自哪里？

54、对于二地址指令而言，操作数的物理地址可安排在什么地方？

55、执行四地址指令需要几次访问存储器？

56、立即寻址的优点是什么？

57、立即寻址的缺点是什么？

58、操作数在指令中，可能是什么寻址方式？

59、操作数在存储器中，可能是什么寻址方式？

60、基址寻址和变址寻址的区别是什么？

61、操作数有效地址为某一寄存器中的内容和位移量之和，可能是什么寻址方式？

62、RISC的主要特点是什么?

63、CISC的主要特点是什么？

64、RISC与CISC有何区别？

65、指令系统中采用不同寻址方式的目的主要是什么？

66、零地址双操作数指令不需要指出操作数地址是为什么？

67、直接、间接、立即三种寻址方式指令的执行速度，由快到慢的排序是什么？

68、指令中一般含有哪些字段？

69、将指令按功能分类，一般可分为哪几类？

70、对于不定长操作码，设计操作码指令格式的原则是什么？

习题八

P25-P28给出8种CPU内部数据通路图，其中，C0-C13是控制信号。

ALU能完成加、减运算和逻辑与、逻辑或运算，运算对应的控制信号分别是：

C14（加）、C15（减）、C16（与）、C17（或），图中未画出这4个控制信号。

存储器读操作、写操作和PC+1操作图中未画出。

1、指出数据通路中PC、IR、MAR、MDR、ALU的功能。

2、说明CPU数据通路图中所有控制信号的功能。

3、说明取指周期的功能，指出完成取指周期需要的微操作信号。

习题九

结合P27-P30中8个CPU数据通路图，说明一下问题：

1、取指周期的步骤。

2、间址周期的步骤。

3、加法指令：

ADDX的执行周期的步骤。

本条指令的功能是将累加器的内容与主存X地址单元的内容相加，结果送累加器。

习题十

1、说明微指令的编码方式。

2、说明微指令的格式。

3、说明如何由机器指令操作码产生微指令地址。

4、设机器指令ADDM的功能是“累加器内容与存储器单元地址M中内容相加，结果在累加器中”。

指出该机器指令中2个操作数的寻址方式，写出该指令执行周期的微操作信号和微指令编码。

5、设机器指令SUBM的功能是“累加器内容与存储器单元地址M中内容相减，结果保存在累加器中”。

指出该机器指令中2个操作数的寻址方式，写出该指令执行周期的微操作信号和微指令编码。

6、设机器指令ANDM的功能是“累加器内容与存储器单元地址M中内容进行逻辑与运算，结果保存在累加器中”。

指出该机器指令中2个操作数的寻址方式，写出该指令执行周期的微操作信号和微指令编码。

7、设机器指令ORM的功能是“累加器内容与存储器单元地址M中内容进行逻辑或运算，结果在累加器中”。

指出该机器指令中2个操作数的寻址方式，写出该指令执行周期的微操作信号和微指令编码。

8、设机器指令STAM的功能是“存储器单元地址M中内容取出传送到累加器中”。

（1）指出该机器指令中2个操作数的寻址方式。

（2）写出该指令执行周期的微操作信号和微指令编码。

9、设机器指令为：

LDAM，该指令的功能是“将累加器中内容写入地址为M存储器单元中”。

（1）指出2个操作数的寻址方式

（2）写出该指令执行周期的微操作信号和微指令编码。

10、设操作数X的内存地址ADDR保存在地址为M的存储器单元中。

机器指令ADD@M的功能是“计算X和累加器的内容之和，并把结果保存到累加器中”。

指出该指令中操作数的寻址方式，写出该指令执行周期的微操作信号和微指令编码。