论文基于Verilog HDL语言的DDS设计.docx

论文基于Verilog HDL语言的DDS设计.docx

《论文基于Verilog HDL语言的DDS设计.docx》由会员分享，可在线阅读，更多相关《论文基于Verilog HDL语言的DDS设计.docx（56页珍藏版）》请在冰点文库上搜索。

论文基于VerilogHDL语言的DDS设计

摘要

频率合成技术广泛应用于通信、航空航天、仪器仪表等领域。

目前，常用的频率合成技术有直接模拟频率合成，间接频率合成和直接数字频率合成。

直接数字频率合成器（DirectDigitalFrequencysynthesizer，简称DDS）是一种全数字化的频率合成器，利用抽样定理作为理论基础，采用一个恒定的输入参考时钟以数据处理的方式产生频率相位可调的输出信号，输出的高频率幅度抽样序列经D/A转换后，可以得出任意无失真的连续波形。

DDS系统由相位累加器、波形ROM、D/A转换器和低通滤波器构成。

时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。

与模拟信号发生器相比,DDS产品具有低成本，高性能，功能集成以及小的封装尺寸等一系列优点。

伴随着集成电路（IC）技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电子电路系统等许多领域。

本文使用的VerilogHDL语言已经成为IEEE（国际电子电工标准）的标准语言，提供了数字电路设计从系统级到门级电路设计的完整解决方案。

搭配Altera公司对应的两款开发平台，适应所有数字集成电路开发。

本文基于以上理论和设计环境，选定CPLD/FPGA数字电路芯片作为物理工具，以VerilogHDL作为设计语言，主要以在单芯片上实现正弦序列、方波序列、三角波序列以及锯齿波函数序列为目的，着重研究DDS技术中对于频率以及幅度的调节方法，并尝试以VerilogHDL语言编写，然后在对应的仿真环境中得到结果。

关键词：

数字频率合成（DDS），VerilogHDL，FPGA，信号源

ABSTRACT

ThetechniqueofFrequencySynthesis，whichcontainsofDirectanalogSynthesis，IndirectSynthesisandDirectDigitalSynthesis,iswidelyusedintheareaofcommunication，AeronauticsandAstronautics，instrumentandsoon.

Directdigitalsynthesis（DDS）isatechniqueofusingdigitalsignalstogenerateFrequencysynthesizer.Basingonsamplingtheorem,DDScanoutputsignalsofanyshapeusingthesamplingpulseasasignalsequence.WiththehelpofD/Aconvector,high-frequencyrangesamplesequencecanbedrawnwithoutanydistortionContinuouswaveform.

ADDSsystemconsistsofPhaseAccumulator，SineROMD/AConverterandLowPassFilter.Asthereferencedfrequencyisfixed，theoutputfrequency，thephasequantizationnoiseandtheresolutionoffrequencyandphaseareduetofrequencyword，thevalueofROMandthebitsofD/Aconverter，thebitsofaccumulatorandROMrespectively.Comparedwithanalogsynthesizer,Today’sDDSProductshaveadvantageofcost一comPetitive，high一Perofrmance，functionally一integrated，andsmallPackage一sized.

Withthedevelopmentofintegratedcircuit（IC）technology,electronicdesignautomation（EDA）hasgraduallybecomeanimportantmeansofthedesign,alsohasbeenwidelyusedinanaloganddigitalelectroniccircuitsystemandmanyotherfields.VerilogHDL,usedinthisarticle,hasbecomethestandardlanguageofInstituteofElectricalandElectronicsEngineers（IEEE）,providingcompletesolutionofdesigningadigitalcircuitdesignfromsystem-levelcircuitdesignintothegate-level.ItmeetthedemandofdigitalsystemdesignwiththeVerilogHDLandthecorrespondingtwodevelopmentplatformprovidedbyAlteraCorporation..

Basedontheabovetheoryanddesignenvironment,thearticleselectedCPLD/FPGAdigitalcircuitchipsasthephysicaltoolsandVerilogHDLasalanguage.Mainlyfocusonasinglechiptoachievesinesequence,square-wavesequence,trianglewavesequenceandsawtoothwavesequence,thearticlefocusingonDDStechnologyinthefrequencyandphaseadjustmentmethods.AndtranslateittoVerilogHDL,thencomplierandsimulateresultinthecorrespondingsimulationenvironment.

Keywords:

DigitalSynthesis（DDS）,VerilogHDL,FPGA,signalgenerator

第一章EDA

1.1EDA背景、简介

EDA是电子设计自动化（ElectronicDesignAutomation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。

20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。

在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。

这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。

这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。

EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。

利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。

现在对EDA的概念或范畴用得很宽。

包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。

目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。

例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。

1.2EDA设计环境及物理工具简介

EDA设计环境及物理工具简介EDA设计的软环境介绍:

由于EDA已经广泛应用于的计算机辅助设计中，对应的技术支持也日益增加，在国内广泛应用的EDA设计工具可以分为以下三类：

1）系统级辅助设计工具：

ISE（Xilinx），Quartus（Altera）

2）电路级辅助设计工具：

Pspice（MicroSim）Protel（Altium）

3）物理实现辅助设计工具：

OrCAD（OrCAD）Protel（Altium）

而随着计算机软件的发展，又有更多的非专业EDA工具可以通过的接口来辅助EDA工具达到模拟、仿真的目的。

从系统的初步设计直到系统的管理，再到系统仿真，现在的EDA工具提供了一套完整的解决方案，大大减轻了设计的的劳动强度。

EDA设计的物理工具：

经历的CAD时代的作为物理工具的PAL，GAL，和单片机等。

EDA所能覆盖的物理工具进一步增大。

其中运用最广的为：

FPGA（Field－ProgrammableGateArray，现场可编程逻辑阵列）和CPLD（ComplexProgrammableLogicDevice，复杂可编程逻辑器件）。

CPLD/FPGA是80年代中后期出现的，其特点是具有用户可编程的特性。

系统设计工程师可以在实验室中设计出专用IC（集成电路），实现系统的集成，从而大大缩短了产品开发、上市的时间，降低了开发成本。

此外，CPLD/FPGA还具有静态可重复编程或在线动态重构的特性，使硬件的功能可以像软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且可以像软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大的提高了电子系统的灵活性和通用能力。

和单片机相比，CPLD/FPGA基于数字IC的构造，虽然没有独立的运算功能，但是灵活性更强，应用面更广。

而且由于是原生的数字电路芯片，不需要通过桥接或者嵌入就可以直接输出数字信号。

所以CPLD/FPGA成为了竞争力很强的数字芯片。

1.3EDA数字设计分类

作为数字系统而言，EDA常涉及以下三个方面：

1）DDS（DirectDigitalSynthesizer）直接数字频率合成：

用于产生所需要的序列信号或模拟信号，可以达到输出任意周期波形的技术。

是数字系统时钟以及校验位的发生装置。

最典型的应用就是任意波形发生器（AWG，AnyWaveformGenerator）。

2）DSP（DigitalSignalProcessing）数字信号处理：

一门涉及许多学科而又广泛应用于许多领域的新兴学科。

20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。

数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法。

是一门数字通信领域专有的学科。

3）DDC（DirectDigitalContro）直接数字控制：

DDC主要用于系统的自动控制，计算机通过模拟量输入通道（AI）和开关量输入通道（DI）采集实时数据，然后按照一定的规律进行计算，最后发出控制信号来进行实时控制的技术。

上述三项技术都是数字化的关键技术，而EDA技术通过对应的软环境和硬件工具可以模拟和实现。

本文主要使用DDS技术来完成信号发生器的制作。

1.4EDA展望

随着大规模集成电路设计和计算机技术的不断发展，EDA技术正在逐步成型，并且有应用广泛化、芯片专门化、硬件高速化、平台集成化的发展趋势。

可以归为一下几个方面：

1）应用方面：

EDA的领域将涉及到通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中。

2）种类方面：

随着通信，信息以及工业自动化的发展，在各个领域中有专业的芯片以及专有的仿真下载环境：

专业的DSP领域使用的DSP芯片、嵌入式平台系统中使用Nios芯片等等。

3）工艺方面：

随着集成电子业的发展，现在推出的芯片的工艺已经达到了纳米级，其功耗和运行速度已经达到毫瓦和纳秒级。

现在Alter和Xilinx公司推出的专用的60nm工艺FPGA芯片和DSP芯片。

相信随着集成工艺的发展。

对应的物理工具将朝着更低功耗，更高集成度和更快的响应速度发展。

电子设计专家认为，印刷电路时代已经结束，未来将是EDA的时代，这是极具深刻洞察力的明世之言。

随着微电子技术的飞速进步，电子学进入了一个崭新的时代。

其特征是电子技术的应用以空前规模和速度渗透到各行各业。

各行各业自己专用集成电路（ASIC）的设计要求日趋迫切，现场可编程器件的广泛应用，为各行各业的电子系统设计工程师自行开发本行业专用的ASIC提供了技术和物质条件。

与单片机系统开发相比，利用EDA技术对FPGA/CPLD的开发，通常是一种借助于软件方式的纯硬件开发，可以通过这种途径进行专用ASIC开发，而最终的ASIC芯片，可以是FPGA/CPLD，也可以是专制的门阵列掩模芯片，FPGA/CPLD起到了硬件仿真ASIC芯片的作[1][2]。

第二章HDL语言与可编程逻辑器件（PLD）

2.1HDL简介

主流的HDL分为VHDL和VerilogHDL。

并逐步统一了硬件设计的设计方法，规范了设计流程。

并且创造了简化和优化的设计方案。

VHDL诞生于1982年。

在1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。

此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。

VHDL早在1987年成为了IEEE-1076-1987号标准。

并在1993年修改，制定成IEEE-1076-1993标准。

VerilogHDL是由GDA（GatewayDesignAutomation）公司的PhilMoorby在1983年末首创。

由于其语言是基于硬件设计诞生的，所以设计的电路稳定性高，综合性能强。

随后更多的硬件供应上开始加入VerilogHDL语言的阵营，终于VerilogHDL于1995年12月，成为了IEEE1364-1995号标准。

2.2VerilogHDL和VHDL介绍

作为EDA和CAD的分水岭，VHDL语言和VerilogHDL将繁多复杂的设计语言规划和统一成为一类设计语言，并将设计标准化，规模化和统一化。

VHDL和VerilogHDL成为了EDA设计的一个里程碑，本节将简述VHDL和VerilogHDL的特性和异同。

VHDL语言：

VHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,诞生于1982年。

1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。

1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本（简称93版）。

VHDL主要用于描述数字系统的结构，行为，功能和接口。

除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。

VHDL和早期硬件描述语言相比有：

功能强大、设计灵活、易于修改、很强的移植能力等等有点。

在成为标准之前，就已经有很多EDA工具厂商宣布了支持VHDL语言或有VHDL转化的对应接口。

VHDL在模型设计上更注重行为的模拟和模块的描述。

所以得到很多的EDA研究者和初学者的青睐。

VerilogHDL语言：

VerilogHDL是由GDA（GatewayDesignAutomation）公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。

1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功，从而使得VerilogHDL迅速得到推广应用。

1989年CADENCE公司收购了GDA公司，使得VerilogHDL成为了该公司的独家专利。

1990年CADENCE公司公开发表了VerilogHDL,并成立LVI组织以促进VerilogHDL成为IEEE标准，即IEEEStandard1364-1995。

VerilogHDL在语言描述风格上传承了上一代硬件描述语言的解释风格，所以描述的器件在编译和综合时适应能力强，系统可以自动优化。

虽然对应语言的解读性能较弱。

但是仿真以后的纠错能力强。

VerilogHDL在模型上注重结构和数据的解释，所以得到EDA生产厂商的喜爱，VerilogHDL成为了一种开放的商业EDA语言。

VerilogHDL语言和VHDL语言的比较。

VerilogHDL语言和VHDL同时作为业界标准，采用了完全不同的建模方法和描述风格。

由于本章篇幅有限，这个论题不能完全的展开。

对于已经成型已久的两种语言，可以用以下两个关键字来阐述Verilog和VHDL的区别：

1.编程风格

VHDL：

编程风格比较严谨。

每一个变量都需要定义类型，变量赋值都需要强属性赋值。

这样做的好处是避免综合器对语法产生歧义，移植性强。

缺点是对应的代码冗余度大，代码体积大。

Verilog：

编程风格比较开放。

对应模型的调用和声明不需要多余参量的干预，Verilog编译器会自动找出最优化的综合方式。

这样的编程风格的优点是：

代码简洁，冗余度小，代码的容错度和扩展弹性强。

缺点是对于不同的仿真环境，综合器的语句可能导致歧义，移植能力不强。

2.语言功能：

VHDL和VerilogHDL的语言功能可以由图2-1直观的表现出差异：

图2-1：

VerilogHDL和VHDL的语言功能

从上面两个关键字我们已经简要的介绍了VHDL和VerilogHDL的区别[6]。

2.3可编程逻辑器件PLD简介

PLD的出现与EDA技术的发展是密不可分的。

PLD的问世与发展，使系统设计者自己设计专用集成电路（ASIC）并在最短时间内将设计出的ASCI芯片投入实际应用成为可能。

早期的PLD只有可编程只读存储器P（ROM）、紫外线可擦除的只读存储器（EPRoM）和电可擦除只读存储器（EZPROM）三种。

由于结构的限制，这类芯片只能完成简单的数字逻辑功能。

之后出现了稍复杂的PLD，主要是可编程逻辑阵列（队L）和通用逻辑阵列（GAL），其中，GAL是在APL的基础上改进、提高的，可完成一些不太复杂的数字逻辑功能，一般集成度不超过1000门。

典型的APL由一个可编程的“与”阵列和一个固定的“或”阵列构成，其输出可通过寄存器有选择地被设置为寄存状态或直通。

由于任意一个组合逻辑都可以用“与一或”表达式来描述，所以APL能以乘积和的形式完成大量的组合逻辑功能。

GAL的输出结构是可编程逻辑宏单元，具有更大的灵活性和更强的逻辑功能。

实现APL编程的工艺有反熔丝技术、EPROM技术和EZPROM技术，GAL采用的是EZPROM工艺进行编程，目前仍有广泛应用。

早期的PLD的一个共同特点是可以实现速度特性良好的数字逻辑功能，但由于物理结构较简单，只能实现规模较小的数字电路。

20世纪80年代中期，Altera公司和Xilinx公司分别推出了复杂可编程逻辑器件（CPLD）和现场可编程门阵列（FPGA）。

CPLD/FPGA体系结构和逻辑单元灵活，集成度高，易于编程，可多次、随时更改内部的逻辑功能，因而可实现一个复杂的数字系统。

目前CPLDF/PGA受到广大电子设计人员的广泛关注和普遍欢迎，掌握CPLD/FPGA的设计方法己成为一名电子工程师的必要条件。

经过20年的发展，许多知名公司开发了种类繁多的CPLD/FPGA器件。

与AsIC相比，cPLDF/PGA具有设计周期短，设计制造成本低、开发工具先进、标准产品无需测试、质量稳定、可实现在线检验等优点，已广泛应用于数字系统和数字产品的设计与生产中，可实现简单如普通门电路，复杂如CPU的数字系统[3]。

2.4Altera公司CPLD/FPGA

Atlera的CPLD/FPGA具有良好的性能，极高的密度和非常大的灵活性，除了具有一般CPLD/FPGA的特点外，还具有改进的结构，先进的处理技术，现代化的开发工具及多种宏功能模块可选用等优点。

（1）高性能

高性能集中体现在技术和结构上，Altera器件采用铜铝布线的先进的CMOS技术，具有非常低的功耗和相当高的速度，而且采用连续式互联结构，提供快速的、连续的信号延时。

（2）高集成度

Atlera公司的CPLDF/PGA规模很大，在大容量和多1/0引脚等方面扩大了CPLD的使用范围，为使用者将大规模的电路实现在一块芯片中，为系统集成提供了条件。

Altera公司CPLDF/PGA产品密度从几百门到几百万门，为电子设计工程师提供了很好的解决方案。

（3）高性价比

由于Altera公司不断采用先进的产品开发与生产制造工艺，经过10多年成功经验的积累，使其产品开发技术及生产工艺等方面尤为先进，从而降低了产品成本，提高了产品性能。

（4）在线配置（ISP）功能

Ahera公司的产品一般都具备ISP功能。

IPS功能就是使用CPLD/FPGA带有的JATG测试端口，可以在一个独立的生产过程中对器件进行编程，并对PCB进行功能测试。

ISP功能不仅提高了产品设计的灵活性，简化了样品制作过程及流水线生产过程，而且能实现产品的快速而有效的现场升级和更新换代。

（5）较短的开发周期

Alerta公司的快速、直观、易于使用的Quartus和Marx+plusH软件能大大缩短开发周期，从设计输入、处理、检验和器件编程诸项工作一共只需几小时。

（6）丰富的优化宏函数

由于Altera的cPLDF/PGA有高达数百万门的集成度，使得在单个CPLD/FPGA中实现一个完整的数字系统成为可能。

为了提高集成度和进一步缩短开发周期，Aletar提供了Mgeacore宏函数。

宏函数具有高度的灵活性及固定功能器件所不能达到的性能，如总线通信协议，数字信号处理（DSP），图象处理，高速网络，微处理器等。

2.5ACEXIK系列FPGA器件

本次设计采用的CPLD/FPGA是ACEXIK系列。

ACEXIK系列器件的特点是将查找表（LUT）和内嵌阵列块（EAB）相结合，提供了效率最高而又廉价的结构。

基于LUT的逻辑对数据路径管理，寄存器强度，数学计算和数字信号处理的设计提供优化的性能和效率，而EAB可实现ROM、RAM、双口RAM或FIFO功能，这使得ACEXIK系列器件适合于复杂逻辑及存储器功能，如DSP，宽域数据路径管理，数据变换和微处理器等各种高性能通信应用。

基于可重构CMOSSDRAM单元，ACEXIK结构具有实现一般门阵列宏功能所需的所有特征，相应的多引脚数提供与系统元器件的有效接口。

先进的处理功能和