实验八 码型变换实验.docx

实验八 码型变换实验.docx

《实验八 码型变换实验.docx》由会员分享，可在线阅读，更多相关《实验八 码型变换实验.docx（14页珍藏版）》请在冰点文库上搜索。

实验八码型变换实验

实验八码型变换实验

一、实验目的

了解二进制单极性码变换为AMI/HDB3码的编码规则；

熟悉HDB3码的基本特征；

熟悉HDB3码的编译码器工作原理和实现方法；

根据测量和分析结果，画出电路关键部位的波形；

掌握CMI码的编码规则

熟悉CMI编译码系统的特性

二、实验仪器

JH5001通信原理综合实验系统一台

20MHz双踪示波器一台

函数信号发生器一台

三、实验原理和电路说明

在实际的基带传输系统中，并不是所有码字都能在信道中传输。

例如，含有丰富直流和低频成分的基带信号就不适宜在信道中传输，因为它有可能造成信号严重畸变。

同时，一般基带传输系统都从接收到的基带信号流中提取收定时信号，而收定时信号却又依赖于传输的码型，如果码型出现长时间的连“0”或连“1”符号，则基带信号可能会长时间的出现0电位，从而使收定时恢复系统难以保证收定时信号的准确性。

实际的基带传输系统还可能提出其他要求，因而对基带信号也存在各种可能的要求。

归纳起来，对传输用的基带信号的主要要求有两点：

1、对各种代码的要求，期望将原始信息符号编制成适合于传输用的码型；

2、对所选码型的电波波形要求，期望电波波形适宜于在信道中传输。

前一问题称为传输码型的选择；后一问题称为基带脉冲的选择。

这是两个既有独立性又有互相联系的问题，也是基带传输原理中十分重要的两个问题。

传输码（传输码又称为线路码）的结构将取决于实际信道特性和系统工作的条件。

在较为复杂的基带传输系统中，传输码的结构应具有下列主要特性：

1、能从其相应的基带信号中获取定时信息；

2、相应的基带信号无直流成分和只有很小的低频成分；

3、不受信息源统计特性的影响，即能适应于信息源的变化；

4、尽可能地提高传输码型的传输效率；

5、具有内在的检错能力，等等。

满足或部分满足以上特性的传输码型种类繁多，主要有：

CMI码、AMI、HDB3等等。

1）AMI/HDB3码

AMI码的全称是传号交替反转码。

这是一种将消息代码0（空号）和1（传号）按如下规则进行编码的码：

代码的0仍变换为传输码的0，而把代码中的1交替地变换为传输码的+1、–1、+1、–1…

由于AMI码的传号交替反转，故由它决定的基带信号将出现正负脉冲交替，而0电位保持不变的规律。

由此看出，这种基带信号无直流成分，且只有很小的低频成分，因而它特别适宜在不允许这些成分通过的信道中传输。

由AMI码的编码规则看出，它已从一个二进制符号序列变成了一个三进制符号序列，即把一个二进制符号变换成一个三进制符号。

把一个二进制符号变换成一个三进制符号所构成的码称为1B/1T码型。

AMI码除有上述特点外，还有编译码电路简单及便于观察误码情况等优点，它是一种基本的线路码，并得到广泛采用。

但是，AMI码有一个重要缺点，即接收端从该信号中来获取定时信息时，由于它可能出现长的连0串，因而会造成提取定时信号的困难。

为了保持AMI码的优点而克服其缺点，人们提出了许多种类的改进AMI码，HDB3码就是其中有代表性的一种。

HDB3码的全称是三阶高密度双极性码。

它的编码原理是这样的：

先把消息代码变换成AMI码，然后去检查AMI码的连0串情况，当没有4个以上连0串时，则这时的AMI码就是HDB3码；当出现4个以上连0串时，则将每4个连0小段的第4个0变换成与其前一非0符号（＋1或–1）同极性的符号。

显然，这样做可能破坏“极性交替反转”的规律。

这个符号就称为破坏符号，用V符号表示（即+1记为+V,–１记为–V）。

为使附加V符号后的序列不破坏“极性交替反转”造成的无直流特性，还必须保证相邻V符号也应极性交替。

这一点，当相邻符号之间有奇数个非０符号时，则是能得到保证的；当有偶数个非0符号时，则就得不到保证，这时再将该小段的第1个0变换成+B或–B符号的极性与前一非0符号的相反，并让后面的非0符号从V符号开始再交替变化。

虽然HDB3码的编码规则比较复杂，但译码却比较简单。

从上述原理看出，每一个破坏符号V总是与前一非0符号同极性（包括B在内）。

这就是说，从收到的符号序列中可以容易地找到破坏点V于是也断定V符号及其前面的3个符号必是连0符号，从而恢复4个连0码，再将所有–1变成+1后便得到原消息代码。

HDB3码是CCITT推荐使用的线路编码之一。

HDB3码的特点是明显的，它除了保持AMI码的优点外，还增加了使连0串减少到至多3个的优点，这对于定时信号的恢复是十分有利的。

AMI/HDB3频谱示意图参见图5.1.1。

在通信原理综合试验箱中，采用了CD22103专用芯片（UD01）实现AMI／HDB3的编译码实验，在该电路模块中，没有采用复杂的线圈耦合的方法来实现HDB3码字的转换，而是采用运算放大器（UD02）完成对AMI/HDB3输出进行电平变换。

变换输出为双极性码或单极性码。

由于AMI/HDB3为归零码，含有丰富的时钟分量，因此输出数据直接送到位同步提取锁相环（PLL）提取接收时钟。

AMI/HDB3编译码系统组成框图见图5.1.2。

接收时钟的锁相环（PLL）提取电路框图见第二章模拟锁相环一节的图2.3.2。

AMI/HDB3编译码系统组成电原理图见图1.22.2。

输入的码流进入UD01的1脚，在2脚时钟信号的推动下输入UD01的编码单元，HDB3与AMI由跳线开关KD03选择。

编码之后的结果在UD01的14（TPD03）、15（TPD04）脚输出。

输出信号在电路上直接

返回到UD01的11、13脚，由UD01内部译码单元进行译码。

通常译码之后TPD07与TPD01的波形应一致，但由于当前的输出HDB3码字可能与前4个码字有关，因而HDB3的编译码时延较大。

运算放大器UD02A构成一个差分放大器，用来将线路输出的HDB3码变换为双极性码输出（TPD05）。

运算放大器UD02B构成一个相加器，用来将线路输出的HDB3码变换为单极性码输出（TPD08）。

跳线开关KD01用于输入编码信号选择：

当KD01设置在Dt位置时（左端），输入编码信号来自复接模块的TDM帧信号；当KD01设置在M位置时（右端），输入编码信号来自本地的m序列，用于编码信号观测。

本地的m序列格式受CMI编码模块跳线开关KX02控制：

KX02设置在1_2位置（左端），为15位周期m序列（111100010011010）；KX02设置在2_3位置（右端），为7位周期m序列（1110010）。

跳线开关KD02用于选择将双极性码或单极性码送到位同步提取锁相环提取收时钟：

当KD02设置在1_2位置（左端），输出为双极性码；当KD02设置2_3位置（右端），输出为单极性码。

跳线开关KD03用于AMI或HDB3方式选择：

当KD03设置在HDB3状态时（左端），UD01完成HDB3编译码系统；当KD03设置在AMI状态时（右端），UD01完成AMI编译码系统。

该模块内各测试点的安排如下：

1、TPD01：

编码输入数据（256Kbps）

2、TPD02：

256KHz编码输入时钟（256KHz）

3、TPD03：

HDB3输出+

4、TPD04：

HDB3输出–

5、TPD05：

HDB3输出（双极性码）

6、TPD06：

译码输入时钟（256KHz）

7、TPD07：

译码输出数据（256Kbps）

8、TPD08：

HDB3输出（单极性码）

2）CMI码

根据CCITT建议，在程控数字交换机中CMI码一般作为PCM四次群数字中继接口的码型。

在CMI码模块中，完成CMI的编码与解码功能。

CMI编码规则见表5.2.1所示：

表5.2.1CMI的编码规则

输入码字

编码结果

0

01

1

00/11交替表示

因而在CMI编码中，输入码字0直接输出01码型，较为简单。

对于输入为1的码字，其输出CMI码字存在两种结果00或11码，因而对输入1的状态必须记忆。

同时，编码后的速率增加一倍，因而整形输出必须有2倍的输入码流时钟。

在这里CMI码的第一位称之为CMI码的高位，第二位称之为CMI码的低位。

在CMI解码端，存在同步和不同步两种状态，因而需进行同步。

同步过程的设计可根据码字的状态进行：

因为在输入码字中不存在10码型，如果出现10码，则必须调整同步状态。

在该功能模块中，可以观测到CMI在译码过程中的同步过程。

CMI码具有如下特点：

1、不存在直流分量；

2、在CMI码流中，具有很强的时钟分量，有利于在接收端对时钟信号进行恢复；

3、具有检错能力，这是因为1码用00或11表示，而0码用01码表示，因而在CMI码流中不存在10码，且无00与11码组连续出现，这个特点可用于检测CMI的部分错码。

CMI编码模块组成框图如图5.2.1所示。

CMI编码器由：

1码编码器、0码编码器、输出选择器组成。

1、1编码器：

因为在CMI编码规则中，要求在输入码为1时，交替出现00、11码，因而在电路中必须设置一状态来确认上一次输入比特为1时的编码状态。

这一机制是通过一个D触发器来实现，每次当输入码流中出现1码时，D触发器进行一次状态翻转，从而完成对1码编码状态的记忆（1状态记忆）。

同时，D触发器的Q输出端也将作为输入比特为1时的编码输出（测试点TPX03）。

2、0编码器：

当输入码流为0时，则以时钟信号输出做01码。

3、输出选择器：

由输入码流缓冲器的输出Q用于选择是1编码器输出还是0编码器输出。

输入码经过编码之后在测试点TPX04上可测量出CMI的编码输出结果。

M序列产生器：

M序列产生器输出受码型选择跳线开关KX02控制，产生不同的特

殊码序列（111100010011010或1110010）。

当输入数据选择跳线开关KX01设置在M位置时（右端），CMI编码器输入为M序列产生器输出数据，此时可以用示波器观测CMI编码输出信号，验证CMI编码规则。

错码发生器：

为验证CMI编译码器系统具有检测错码能力，可在CMI编码器中人为插入错码。

将KX03设置在E_EN位置时（左端），插入错码，否则设置在NO_N位置（右端）时，无错码插入。

随机序列产生器：

为观测CMI译码器的失步功能，可以产生随机数据送入CMI译码器，使其无法同步。

先将输入数据选择跳线开关KX01设置在Dt位置（左端），再将跳线开关KX04设置在2_3位置（右端），CMI编码器将选择随机信号序列数据输出。

正常工作时，跳线开关KX04设置在1_2位置（左端）。

在该模块中，测试点的安排如下：

1、TPX01：

输入数据（256Kbps）

2、TPX02：

输入时钟（256KHz）

3、TPX03：

1状态记忆输出

4、TPX04：

输出时钟（512KHz）

5、TPX05：

CMI编码输出（512Kbps）

6、TPX06：

加错输出指示

CMI译码模块组成框图如图5.2.2所示。

CMI译码电路由串并变换器、译码器、同步检测器、扣脉冲电路等电路组成。

1、串并变换器：

输入的512Kbps的CMI码流首先送入一个串并变换器，在时钟的作用将CMI的编码码字的高位与低位码子分路输出。

2、CMI译码器：

当CMI码的高位与低位通过异或门实现CMI码的译码。

由于电路中的时延存在差异，输出端可能存在毛刺，又进行输出整形。

译码之后的结果可在TPY07上测量出来，其与TPX01的波形应一致，仅存在一定的时延。

3、同步检测器：

根据CMI编码的原理，CMI码同步时不会出现10码字（不考虑信道传输错码）；如果CMI码没有同步好（即CMI的高位与低位出现错锁），将出现多组10码字，此时将不正确译码。

同步检测器的原理是：

当在一定时间内（1024bit），如出现多组10码字则认为CMI译码器未同步。

此时同步检测电路输出一个控制信号到扣脉冲电路扣除一个时钟，调整1bit时延，使CMI译码器同步。

CMI译码器在检测到10码字时，将输出错码指示（TPY05）

4、测试点TPY03是调整观测时间（1024bit的周期）。

在该模块中，测试点的安排如下：

1、TPY01：

CMI编码输入数据

2、TPY02：

512KHz输入时钟

3、TPY03：

调整观测时间（1024bit的周期）

4、TPY04：

扣脉冲指示

5、TPY05：

错码输出指示

6、TPY06：

256KHz时钟输出

7、TP807：

CMI译码数据输出

四、实验内容

初始状态：

HDB3：

KD01，KD02，KD03：

左边

CMI：

KX01，KX02，KX03：

右；KX04：

左

锁相环：

KP01右边，KP02左边

1）AMI/HDB3码

1.AMI码编码规则验证

（1）首先将输入信号选择跳线开关KD01设置在M位置（右端）、单/双极性码输出选择开关设置KD02设置在2_3位置（右端）、AMI/HDB3编码开关KD03设置在AMI位置（右端），使该模块工作在AMI码方式。

（2）将CMI编码模块内的M序列类型选择跳线开关KX02设置在2_3位置（右端），产生7位周期m序列。

用示波器同时观测输入数据TPD01和AMI输出双极性编码数据TPD05波形及单极性编码数据TPD08波形，观测时用TPD01同步。

分析观测输入数据与输出数据关系是否满足AMI编码关系，画下一个M序列周期的测试波形。

（3）将输入数据选择跳线开关KD01拨除，将示波器探头从TPD01测试点移去，使输入数据端口悬空产生全1码。

重复上述测试步骤，记录测试结果。

（4）将输入数据选择跳线开关KD01拨除，用一短路线一端接地，另一端十分小心地插入测试孔TPD01，使输入数据为全0码（或采用将示波器探头接入TPD01测试点上，使数据端口不悬空，则输入数据亦为全0码）。

重复上述测试步骤，记录测试结果。

2.AMI码译码和时延测量

（1）将输入数据选择跳线开关KD01设置在M位置（右端）；将CMI编码模块内的M序列类型选择跳线开关KX02设置在1_2位置（左端），产生15位周期m序列；将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置（左端）。

（2）用示波器同时观测输入数据TPD01和AMI译码输出数据TPD07波形，观测时用TPD01同步。

观测AMI译码输出数据是否满正确，画下测试波形。

问：

AMI编码和译码的的数据时延是多少？

（3）将CMI编码模块内的M序列类型选择跳线开关KX02设置在2_3位置（右端），产生7位周期m序列。

重复上译步骤测量，记录测试结果。

问：

此时AMI编码和译码的的数据时延是多少？

思考：

数据延时量测量因考虑到什么因数？

3.AMI译码位定时恢复测量

（1）将输入数据选择跳线开关KD01设置在M位置（右端），将CMI编码模块内的M序列类型选择跳线开关KX02设置在1_2（或2_3）位置，将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置（左端）。

（2）先将跳线开关KD02设置在2_3位置（右端）单极性码输出，用示波器测量同时观测发送时钟测试点TPD02和接收时钟测试点TPD06波形，测量时用TPD02同步。

此时两收发时钟应同步。

然后，再将跳线开关KD02设置在1_2位置（左端）单极性码输出，观测TPD02和TPD06波形。

记录和分析测量结果。

（3）将跳线开关KD02设置回2_3位置（右端）单极性码输出，再将跳线开关KD01拨除，使输入数据为全1码或全0码（方法见1）。

重复上述测试步骤，记录分析测试结果。

思考：

为什么在实际传输系统中使用HDB3码？

用其他方法行吗（如扰码）？

4.HDB3码变换规则验证

（1）首先将输入信号选择跳线开关KD01设置在M位置（右端）、单/双极性码输出选择开关设置KD02设置在2_3位置（右端）、AMI/HDB3编码开关KD03设置在HDB3位置（左端），使该模块工作在HDB3码方式。

（2）将CMI编码模块内的M序列类型选择跳线开关KX02设置在2_3位置（右端），产生7位周期m序列。

用示波器同时观测输入数据TPD01和AMI输出双极性编码数据TPD05波形及单极性编码数据TPD08波形，观测时用TPD01同步。

分析观测输入数据与输出数据关系是否满足AMI编码关系，画下一个M序列周期的测试波形。

（3）将CMI编码模块内的M序列类型选择跳线开关KX02设置在1_2位置（左端），产生15位周期m序列。

重复上述测试步骤，记录测试结果。

（4）使输入数据端口悬空产生全1码（方法同1），重复上述测试步骤，记录测试结果。

（5）使输入数据为全0码（方法同1），重复上述测试步骤，记录测试结果。

5.HDB3码译码和时延测量

（1）将输入数据选择跳线开关KD01设置在M位置（右端）；将CMI编码模块内的M序列类型选择跳线开关KX02设置在1_2位置（左端），产生15位周期m序列；将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置（左端）。

（2）用示波器同时观测输入数据TPD01和HDB3译码输出数据TPD07波形，观测时用TPD01同步。

分析观测HDB3编码输入数据与HDB3译码输出数据关系是否满足HDB3编译码系统要求，画下测试波形。

问：

HDB3编码和译码的的数据时延是多少？

（3）将CMI编码模块内的M序列类型选择跳线开关KX02设置在2_3位置（右端），产生7位周期m序列。

重复上译步骤测量，记录测试结果。

问：

此时HDB3编码和译码的的数据时延是多少，为什么？

6.HDB3译码位定时恢复测量

（1）将输入数据选择跳线开关KD01设置在M位置（右端），将CMI编码模块内的M序列类型选择跳线开关KX02设置在1_2（或2_3）位置，将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置（左端）。

（2）先将跳线开关KD02设置在2_3位置（右端）单极性码输出，用示波器测量同时观测发送时钟测试点TPD02和接收时钟测试点TPD06波形，测量时用TPD02同步。

此时两收发时钟应同步。

然后，再将跳线开关KD02设置在1_2位置（左端）单极性码输出，观测TPD02和TPD06波形。

记录和分析测量结果。

根据测量结果思考：

接收端为便于提取位同步信号，需要对收到的HDB3编码信号做何处理？

（3）将跳线开关KD02设置回2_3位置（右端）单极性码输出，再将跳线开关KD01拨除，使输入数据为全1码或全0码（方法见1）。

重复上述测试步骤，记录分析测试结果。

2）CMI码

首先将输入信号选择跳线开关KX01设置在M位置（右端）；加错使能跳线开关KX03设置在无错NO_E位置（右端）；m序列码型选择开关KX02设置在2_3位置（右端），产生7位周期m序列；将输出数据选择开关KX04设置在1_2位置，选择CMI编码数据输出。

1.CMI码编码规则测试

（1）用示波器同时观测CMI编码器输入数据（TPX01）和输出编码数据（TPX05）。

观测时用TPX01同步，仔细调整示波器同步。

找出并画下一个m序列周期输入数据和对应编码输出数据波形。

根据观测结果，分析编码输出数据是否与编码理论一致。

（2）将KX02设置在1_2位置（左端），产生15位周期m序列，重复上一步骤测量。

画下测量波形，分析测量结果。

2.1码状态记忆测量

（1）用示波器同时观测CMI编码器输入数据（TPX01）和1码状态记忆输出（TPX03）。

观测时用TPX01同步，仔细调整示波器同步。

画一个m序列周期输入数据和对应1码状态记忆输出数据波形。

（2）将KX02设置在2_3位置，重复上述测量。

画下测量波形，分析测量结果。

3.CMI码解码波形测试

用示波器同时观测CMI编码器输入数据（TPX01）和CMI解码器输出数据（TPY07）。

观测时用TPX01同步。

验证CMI译码器能否正常译码，两者波形除时延外应一一对应。

4.CMI码编码加错波形观测

跳线开关KX03是加错控制开关，当KX03设置在E_EN位置时（左端），将在输出编码数据流中每隔一定时间插入1个错码。

TPX06是发端加错指示测试点，用示波器同时观测加错指示点TPX06和输出编码数据TPX05的波形，观测时用TPX06同步。

画下有错码时的输出编码数据，并分析接收端CMI译码器可否检测出。

5.CMI码检错功能测试

首先将输入信号选择跳线开关KX01设置在Dt位置（左端）；将加错跳线开关KX03设置在E_EN位置，人为插入错码，模拟数据经信道传输误码。

（1）用示波器同时测量加错指示点TPX06和CMI译码模块中检测错码指示点TPY05波形。

（2）将输入信号选择跳线开关KX01设置在M位置（右端），将m序列码型选择开关KX02设置在1_2位置（或2_3），重复

（1）试验。

观测测量结果有何变化。

（3）关机5秒钟后再开机，重复

（2）试验。

认真观测测试结果有何变化（注：

可以重复多测试几次——关机后再开机）。

问题与思考：

为什么有时检测错码检测点输出波形与加错指示波形不一致？

6.CMI译码同步观测

CMI译码器是否同步可以通过检测错码检测电路输出反映出。

从当CMI译码器未同步时，错码将连续的检测出。

观测时，将输入信号选择跳线开关KX01设置在Dt位置（左端），输出数据选择开关KX04设置在2_3位置（输出不经CMI编码，使接收端无法同步）。

（1）用示波器测量失步时的检测错码检测点（TPX06）波形。

（2）将KX04设置在1_2位置，检测错码检测点波形应立刻同步。

7.抗连0码性能测试

（1）将输入信号选择跳线开关KX01拔去，使CMI编码输入数据悬空（全0码）。

用示波器测量输出编码数据（TPX05）。

输出数据为01码，说明具有丰富的时钟信息。

（2）测量CMI译码输出数据是否与发端一致。

（3）观测译码同步信号。