FT 测试基本原理.docx

FT 测试基本原理.docx

《FT 测试基本原理.docx》由会员分享，可在线阅读，更多相关《FT 测试基本原理.docx（35页珍藏版）》请在冰点文库上搜索。

FT测试基本原理

华宇测试机：

诚质-TQT500,长川CTA-8200,Accoust-8107,友能-DTS1000

测试项目：

OS<输入电流量电压>

漏电流

电源电流IDDAC/DCFunctionSpd读写

ViHViLIOHIOLVOHVOLIiHIiL

FT测试：

测试向量（核心）和真值表（侦错错误能力能被计算出来，且涵盖错误的范围）

会在输入端输入资料，送入DUT，检查输出脚的电压、时序、逻辑状态来判断测试结果是PASSorFail

从PE上的driver输入资料；从比较器输出资料

功能测试包含两种不同的组合：

测试向量和测试主程式中的指令；测试向量包括DUT的输入输出的逻辑状态；测试主程式包括控制硬体的资讯，创造出所需要电压、时序、波形等。

TestVector（真值表）

提供DUT的输入输出逻辑状态

0输入逻辑低1输入逻辑高Driveron比较器off

L输出逻辑低H输出逻辑高Driveroff比较器on

Z输出高阻抗X没有输入驱动Driveroff比较器on

定义测试周期

输入资料：

包括测试向量资料，输入讯号格式，输入讯号时序，ViL/ViH输入准位与时间设定选择

最简单的输入资料为01

输入讯号的格式：

允许保证所有的AC参数被测试到，定义出输入DUT的讯号波形；

讯号的格式有很多种

输入讯号分为控制讯号与资料讯号；

先决定好周期时间，再决定控制讯号的边沿触发的位置，决定控制讯号在一个周期的位置，设定资料讯号的保持时间，再定义讯号的格式；控制讯号决定资料讯号的读取或栓锁在锁存器中时间，资料讯号提供资料；

时钟脉冲通常为RZ/RO；高动作控制讯号为RZ；低动作为RO；准备时间与保持时间用SBC；其他可用NRZ或DNRZ格式

输出资料：

包括测试向量资料、输出抓取时间、Vol/Voh、Iol/Ioh

若输出电压在Vol与Voh之间，则判定Fail

然而在高阻抗状态Z，输出电压在Vol与Voh之间则判定为PASS

在功能测试中，电流负载施加一定的电流给输出端口，Iol/Ioh电流，来测试Vol/Voh

要注意输出时间应和测试时间在同一个周期内完成，并要确定输出时间在测试周期结束之前有足够的时间传输出来

测试向量可改变DUT脚位从输入变成输出切换，被罩住的输出脚，不管其输出是在一个什么样的状态，也可忽略PASS或FAil的结果；当一个DUT的输出脚位逻辑状态是确定的，则可以被测试。

。

若输出状态不确定，则可用遮罩来忽略。

测试一个RAM可能花很少的时间来写RAM，花很多的时间来读RAM【测试机可能会有多组时间的设定】

发展功能时序：

第一步定义测试周期

Writecycle

Readcycle看时序图，通过控制讯号的时间位置来决定写入或者读取资料的位置在哪里

功能测试执行

1.定义VDD电压

2.定义输入输出电压位准（VIL/VIH，VOL/VOH）

3.定义电流负载位准（Iol/Ioh/Vref）

4.定义测试周期

5.对所有输入脚位定义格式和输入时序

6.对所有输出脚位定义输出抓取时间

7.定义向量记忆体的开始和停止位置

8.开始测试

两种测试方法：

1．制定所有参数的规格标准，发生错误，可立即判断，但不知道是哪个参数错误

2．制定单个参数的规格标准，暂时释放其他参数规格设定，若发生错误则可立即知道，是该参数Fail；然后再进行下一个参数的规格制定，释放其他参数；直到所有的参数都有测过，这种方法测试时间会变长。

Vil输入0的最大输入电压

Vih输入1的最小输入电压

Vol输出0的最大输出电压

Voh输出1的最小输出电压

RVS提供输入电压准位给PE，VilVoh为输入逻辑0和逻辑1的电压，RVS也提供给电压给比较器，用于比较输出逻辑是0还是1，通过Vol与Voh来决定

看时序图的位置，各个控制信号的时间和各个读取讯号的时间的位置。

标准功能测试法：

开路短路功能测试法：

将VDD与VSS接地，其余脚为输入脚，给PE激励电流，VIL设置为0，通过与参考电压比较，设定参考电压Vref，比较器输出电压，量测VOL与VOH的数值大小，比较器输出为Z模式，及在VOL以及VOH之间的数值为PASS，其余为Fail

方法：

1.将所有脚接地，且定义为输入，VIL设为0，将VIL施加在所有的输入引脚上，测试向量字元为0；

2.把第1只脚定义为输出，关闭驱动器，比较器输出结果是PASS还是FAIL，测试向量字元为Z

3.把第2只脚定义为输出，关闭驱动器，比较器输出结果是PASS还是FAIL，测试向量字元为Z

4.重复以上步骤，直到所有的脚都测试到。

测试向量档：

说明：

00000周期1所有引脚接地

Z0000周期2测试第一个脚

0Z000周期3测试第二个脚

.....

ZZZZZ周期7关掉所有Driver测试所有的脚

在0到6周期做引脚短路测试，若电压VOL和VOH在0V到Vref之间，则就是PASS，若大于Vref则表示该引脚开路，若小于0V则该引脚短路；

在第六个周期为ZZZZZ，所有引脚同时变为输出，且关闭所有的驱动器，测试引脚有无出现开路，所有的引脚并行的方式测试

要设定测试周期，抓取时间，调整时序

Vil/VIH测试：

VIL代表DUT侦测到的逻辑0的最大电压；VIH代表DUT侦测到的逻辑1的最小电压；

在程序开头定义VIL/VIH的值

将这个值输入给输入引脚，然后再执行功能测试波形，观察结果是PASS还是Fail

VIL/VIH测试需执行两次，一次用VDDmax电源做测试，一次用VDDmin电源做测试

方法：

驱动器输入Vil/Vih位准于所有输入脚；

比较器测试所有输出，用Vol/Voh位准来判断测试结果；VSS=0V；

步骤：

1.施加VDDmax

2.施加Vil/Vih位准于所有输入引脚

3.松绑其他参数，执行功能测试波形

4.观察测试波形，输出抓取与定义位准进行比较

5.若输出位准与预期不一样则Fail

6.施加VDDmin重复上述步骤

结果判断：

若电压在VOL与VOH之间则Fail

在VOL之下为0；在VOH之上就为1

故障排除：

若Vil/Vih测试结果Fail，则说明所有引脚中有引脚出现故障，要排除故障，先松绑VIL与VIH的值，设定为0V和5V位准，再次执行测试，若能通过，在松绑其他脚，留一只脚不松绑测量，若Fail，则该引脚故障；在对该引脚松绑ViL不松绑VIH，再次测试，若fail，则就是Vil参数有误；

Vol/IolVoh/Ioh功能测试：

Vol/IolVoh/Ioh为正确的输入位准时的，输出引脚的电阻值

Vol为输出低位准的最大电压

Iol输出低位准时，所承受电流能力

Voh为输出高位准的最小电压

Ioh为输出高位准时的提供电流能力

在功能测试期间，比较器的位准应设置Vol/Voh的基准值；输出必须能承受且能提供Iol/Ioh的电流。

若测出的Vol/Voh的位准和设定值不一致，则结果Fail

在功能测试期间，将负载直接接在输出端可能导致大电流，因此Vol/Voh的值与位准值比较出现不一致，就会fail，因此只能减少输出脚位，重复进行测试，直到所有的引脚都能找到合适的电流负载；需要降低频率，增加测试时间，延长输出抓取时间。

Vol通常为0.4V，Voh通常为2.4V

输出位准也可定义为输出电源的位准

Voh=VDD-0.1Vol=Gnd+0.1

方法：

1.将程式的负载，按照Iol/Ioh来设定

2.将比较器的位准设置为Vol/Voh

3.执行功能测试图样，测试所有的输出逻辑0和逻辑1的位准

（用较低的测试速率来做）

结果判断：

电压在0~1位准中间的则表示TestFail

故障排除：

松绑测试条件，Vol/Voh，Iol/Ioh

调整位准的值，重新进行测试；可判断是逻辑0还是逻辑1fail

三态功能测试：

当一个元件有双向脚位或三态输出，则输出缓冲器必须是在高阻抗状态；就必须检查这些输出的高阻抗的状态。

三态功能测试必须使用可程式负载或者是额外电阻负载，参考电压设定在Vol到Voh之间；通常使用2.0V；

当输出在测试时进入了高阻抗状态，就丧失了承受和提供电流的能力，此测试负载就将输出电压就保持在2.0V；比较器设定在三态功能模式测试；在Voh上面为fail，Vol下面也是fail，中间Pass

方法：

1.施加VDD

2.使能三态输出模式

3.调整比较器Vol以及Voh的值

4.执行功能测试图样

（降低测试速率，让负载将输出拉至Vref）

5.若是输出在Vol之下或者在Voh之上则结果fail

对于不同的负载电容，测试时间会有差异，结果可能也有差异

故障分析：

此测试关系到Vol/Voh比较器位准以及Iol/Ioh电流；由电流负载提供Iol以及Ioh的电流，并且由Vref提供电压。

从正确的逻辑位转换到三态位准需要时间，因此需要减小频率，延迟输出抓取时间

DC测试：

FT在DC测试之前；DC测试包括：

OS测试；输入漏电流测试；三态输出漏电流测试；以及一些参数Vil，Vih，Vol，Voh，IDDQ测试等

原理：

侦测DUT脚位保护电路是否存在？

在pad下会有保护电路为了ESD保护以及防止杂讯的干扰，要能滤掉ESD放电，保护内部电路；就需要在pad下有保护电路的存在。

保护电路一般为扩散式电阻和二极管组成

有SCR保护电路的元件在一开始插上电流源时会看到一个开路，因为触发了SCR电路

序列静态OS测试：

对单个引脚进行测试，首先所有引脚都接地，将一只脚接到PMU，送电流给一直待测脚，若接的是正电流，则就是VDD二极管顺偏，若接的是负电流，则就是GND二极管顺偏；再测量顺偏电压值，典型值为0.65V；

施加电流量测电压数值，会有电压限制，当引脚出现开路时，测到的电压就为限制的电压值

方法步骤：

量测接VDD之二极管

1.所有引脚接地

2.设置电压限制3V

3.施加电流100ua给一个引脚

4.量测电压数值

5.大于1.5V为Fail（开路）

6.小于0.2V为Fail（短路）

7.量测接VSS之二极管

8.所有引脚接地

9.设置电压限制-3V

10.施加电流-100ua给一个引脚

11.量测电压数值

12.大于-0.2V为Fail（短路）

13.小于-1.5V为Fail（开路）

14.依次量测其他脚

量测数据会保存在datalog里面

可从数据中看出哪只脚OS，但测试时间过长

构建OS测试工作台：

要保证工作台仪器测量的结果和测试机相同

实验仪器：

激励电压源/电流计IC

测试步骤：

先对VDD的二极管量测，再对VSS的二极管量测

1.将所有引脚接地

2.设定激励电流源，量测电压模式，设定电压限制为3V

3.送+100ua的电流给待测脚，使连接vdd的二极管在顺偏状态

4.量测电压值

5.判断量测结果是PASSorFAIL

在<短路>0.2V~PASS~1.5V<开路>中间是PASS

6.再使用激励电流源送-100ua的电流给待测脚，使接在VSS的二极管在顺偏状态

7.量测电压值

8.判断量测结果是PASSorFAIL

<短路>-0.2V~PASS~-1.5V<开路>

9.更换下一个引脚

故障排除：

观察测试结果的datalog，与标准DUT的量测值进行比较分析

*若量到的电压为二极管偏置电压0.65V，则测试结果PASS

*若量到的电压为0V，则该引脚或DUT短路

*若量到的电压为电压限制值，则DUT或该引脚开路，不设定电压限制值则会损伤DUT

Iil/Iih输入电流测试：

Iil为输入低准位的电流（负值）

Iih为输入高准位的电流值（正值）

测试方法为施加电压给引脚量测引脚电流值

CMOS元件引脚高阻抗状态，在输入电压的时候，引脚会漏电流，在输出在输入脚都会有漏电流；

典型的漏电流值为1ua

当输入vss

测量Iil可量测输入脚到VDD的电阻

测量Iih可量测输入脚到VSS的电阻

测量Iil/Iih的方式如下：

序列/静态测试Iil/Iih：

对元件的单个引脚测试<一次一个>

IIL测量方法：

1.将VDDmax施加给DUT的Vdd脚

2.将除了待测引脚的其他所有脚输入逻辑1

3.使用PMU对待测脚输入电压Vss

4.等待1-5ms

5.量测电流值

6.判断测试结果，与Iil的最小值进行比较-1ua,若小于-1ua则Fail

IIH测量方法：

1.将VDDmax施加给DUT的Vdd脚

2.将除了待测引脚的其他所有脚输入逻辑0

3.使用PMU对待测脚输入电压Vddmax

4.等待1-5ms

5.量测电流值

6.判断测试结果，与Iih的最大值进行比较1ua,若大于1ua则Fail

优缺点：

可侦测到每个脚位的电流值，并且还能检测脚位与脚位之间的漏电流；电流值会保存在datalog中；可判断是哪个脚错误。

缺点为测试耗时长，不方便

当对引脚输入VSS时，测得的电流为Iil最小为-1ua，可测得引脚与VDD之间的输入电阻值

当对引脚输入VDD时，测得电流为Iih，最大为1ua，可测得引脚与VSS件的输入电阻大小

Iil/Iih平行漏电流测试：

每一个引脚连接一个PMU，所有引脚平行测试，首先所有的输入引脚送逻辑1，测每个引脚的电流；再每个引脚送逻辑0，测每个引脚的电流；

将量测好的电路与程式里的限制电流作比较判断PASSorFAIL。

1.施加VDDmax予DUT的电源脚

2.每一个引脚连接一个PMU，所有输入引脚送VDDmax电压

3.等待1~5ms

4.量测每个输入引脚的电流，Iih

5.判断测试结果，若>1ua,则测试结果fail

6.所有输入引脚送VSS电压

7.等待1~5ms

8.量测每个输入引脚的电流，Iil

9.判断测试结果，若Iil<-1ua,则测试结果fail

优缺点：

此方法的优点为，测试速度快，但是不能量测引脚之间的漏电流

Iil/Iih集体测试法：

当只有一台PMU时，不能做平行测试，可做集体测试，将所有输入引脚连接到一起，测Iil/Iih

方法步骤：

1.施加VDDmax予DUT的电源脚

2.所有输入引脚连接在一起，同时送Vddmax

3.等待1~5ms

4.量测电流Iih

5.判断结果，若大于1ua，则fail

6.将所有输入引脚同时送VSS

7.等待1~5ms

8.量测电流，Iil

9.判断结果，若<-1ua,则结果为fail

10.若结果为fail，则采用序列静态测试法

测试方法适用范围：

适用与高输入阻抗的CMOS元件，因元件引脚输入电流为0，因此总的输入电流也为0；

不适用于电阻性输入元件、Pull-up，Pull-down输入，所有引脚的输入总电流大于元件规格。

优缺点：

测试速度快，适用于输入高阻抗的输入脚，不能显示每一支输入脚的个别漏电流。

当fail时，需对每一支脚做Iil/Iih序列量测。

工作台量测Iil/Iih方法：

对于4002B元件规格：

当施加VDDmax=18V时，在-55或25°之间Iihmax=0.1uA；在125°Iihmax=1uA；

当施加VSS=0V时，在-55到25°时之间Iilmin=-0.1uA；在125°IiLmin=-1uA

范例：

Iil/Iih用工作台序列测试

仪器：

电源供应器，4002B元件，25°

Iil测试步骤：

1.施加VDDmax=18V给电源脚，VSS接地

2.将所有输入脚接VDD，送逻辑1

3.待测脚接VSS

4.量测电流

5.<与元件规格做比较>电流<-0.1uA则结果Fail

Iih测试步骤：

1.将VDDmax=18V施加予VDD脚，VSS接地

2.将所有输入脚接VSS，送逻辑0

3.将待测脚送Vddmax

4.量测电流

5.<与元件规格比较>电流>0.1uA则结果Fail

**再按照以上方法依次量测其他引脚

Iil/Iih工作台平行测试法：

每一个引脚接一个电源供应器

1.将元件的VDD接VDDmax=18V，VSS接地

2.每一台PMU送VSS=0V，送到所有输入脚

3.量测输入脚的电流IiL

4.判断结果，若<-0.1uA则fail

5.每一台PMU送VDDmax=18V，送到所有输入脚

6.量测电流Iih

7.判断结果<与元件规格做比较>，若>0.1uA则fail,Iih<=0.1uA则PASS

IiL/Iih工作台集体测试法：

1台电源供应器

1.将VDDmax=18V，送至DUT的VDD脚，VSS接地

2.将VSS=0V，送至所有的输入引脚

3.测量电流IiL

4.判断结果<-0.1uA则fail

5.将VDDmax=18V电压送至所有的输入引脚

6.测量电流Iih

7.判断结果>0.1uA则fail

8.若测试结果fail，则采用序列测试法IiL/Iih

故障分析：

1.若量测结果在上限和下限之间，则测试结果PASS

2.若量测结果超出一个限制，但仍在量测范围内

3.若量测结果超出一个限制，但不在量测范围内

解决方法：

*若出现错误，先将DUT从插座上移开，再次执行测试，电流为0，测试结果PASS，若不为0fail，则就是测试系统的故障；

**若出现第二类错误，则可能是引脚缺陷导致，施加VSS电压予该引脚，会有电流从VDD经元件流进PMU，为负电流，可更换电阻来验证。

***若出现第三类错误，则就是元件严重缺陷，施加VDDmax予引脚，会有电流从PMU流入元件接地端VSS，为正电流

Voh/Ioh测试：

Voh为输出逻辑准位为1的电压值，Ioh为输出为H时的电流值

Voh/Ioh可计算出在逻辑为1时的输出电阻值<可用静态方式和动态方式测量>

静态测量方式为：

1.施加VDDmax予电源脚VDD

2.设置电压限制

3.将所有输出脚达到逻辑1

4.在待测脚施加电流Ioh=-1.0mA

5.等待1~5ns

6.测量待测脚电压Voh

7.判断若Voh<2.4V则结果Fail

8.继续测下一只脚

可侦测到所有引脚的电压值，但是耗时长。

Ioh为负电流，|Ioh|的绝对值最小为1mA

通过（VDDmin-Voh）/|Ioh|可计算出输出为逻辑1时的，输出脚到VDD的输出电阻值得大小

（4.5-2.4）/0.001=2100Ω

VoL/IoL测试：

Vol代表输出逻辑准位为0的最小电压

IoL代表输出为L时的流入电流值

测量VoL/IoL可以测得输出脚为逻辑0时的输出脚的电阻值

步骤：

1.施加Vmin予VDD脚

2.设置电压限制

3.给所有引脚输出逻辑0

4.使用PMU，提供IoL规格的电流给DUT的一个待测脚<2.4mA>

5.等待1~5ns

6.量测电压值

7.判断测试结果，若Ioh>0.4V则判断fail

通过VoL/IoL可量测当输出为逻辑0状态时，输出引脚到VSS之间的电阻值大小

以4002B元件作为举例.

Voh/Ioh用工作台仪器量测：

1.施加VDDmax予VDD脚，VSS脚接地

2.设定电压限制为8V

3.所有引脚输出逻辑1

4.给待测引脚提供IoH-1.6mA电流

5.等待1~5ms

6.量测Voh电压

7.判断结果若电压小于2.5V则fail

>=2.5VPASS

<每个元件的规格不同>

可用Voh/Ioh计算出输出电阻值

Vol/Iol测试，工作台测试：

1.施加VDDmax电压于VDD引脚，再将VSS接地

2.设定电压限制；Vol<=8V

3.所有引脚输出逻辑0

4.用PMU施加电流给待测引脚

Iol=0.51mA

5.等待1~5ns

6.量测该引脚电压Vol判断结果

VOl<0.4V才PASS

故障排除：

Voh/Ioh：

1.Voh在规定的电压范围内，PASS

2.Voh输出逻辑1，电压小于最小值，FAIL

3.Voh电压小于最小值，且输出逻辑0，状态错误

元件在错误的逻辑状态，可能原因是不正确的前置条件顺序，因此在做DC测试之前，要做粗略的功能测试

Vol/Iol的故障分析与Voh/Ioh类似

IDD测试：

CMOS电路中从漏极到漏极的电流测量DUT的VDD脚的电流

此项测试通常在功能测试之前，且通常在CP阶段需要量测

测试步骤

GrossIDD一般会将所有引脚输入全部设为0或者为1，再将Vil=0；Vih=Vdd。

且输出不能有负载，不然会影响IDD的值

1.将VDDmax供电给DUT

2.设定电流限制值

3.设定结果判断条件，PASSorFAIL

4.控制所有输入脚全为0或者全为1或将元件reset

5.等待1~5ms

6.量测流入VDD脚的电流IDD的值

7.判断结果

（VDD-VSS）/IDD可用来估算从VDD到VSS引脚之间的电阻值大小

静态IDD测试：

元件在不动作状态下的静态电流StaticIDD

步骤：

1.使用DPS或者PMU，施加VDDmax

2.执行前置控制条件图样

3.停止图样

4.等1~5ms

5.量测IDD电流

6.判断测试结果，大于IDD规格则fail

也可用来估算从VDD到VSS之间的电阻值

IDDQ测试：

测试MOS电路静态时的漏电流大小，可用来检验CMOS缺陷

测试时，输出不能有负载，输入为VSS或VDD；设定波形时序，在波形稳定的时候做电流测量；可用DPS或PMU进行量测，量测结果与规格书上的值进行比较

Dynamic动态IDD测量：

DUT在动作时（有CLK或者逻辑状态时）量测从漏极到漏极的电流IDD，即就是元件的操作电流；测量所有VDD脚的电流总和；一般会在最大频率下量测IDD的值与规格值进行比较

步骤：

1.使用DPS或PMU施加VDDmax

2.执行连续图样

3.等待1~5ms

4.当元件在执行图样切换时量测流入VDD脚的电流值

5.判断IDD测试结果，大于设定规格时，则判断结果fail

6.停止图样

（VDDmax-VSS）/IDD可用来计算VDD到VSS的电阻值

IDD测试-工作台仪器测试

步骤：

1.给VDD脚施加VDDmax电压，VSS脚接地

2.设置电流限制

3.设置PASS或FAIL判定条件，除了待测脚，其余引脚接0V。

<也可将其他引脚接5V>

4.等待5~10ms

5.量测电流IDD的值，并判断结果

IDDQ测试：

<元件静止电流，元件稳定情况下，从电源流入元件的电流。

>

测试前需要把DUT准备在正确状态的图样，因为IDD受输入位，输出电流负载，输出电容负载，输入输出电阻等影响

1.施加VDDmax予芯片电源脚，VDD接地

2.设定电流限制，设置输入电压测电流模式

3.将VDD其他所有引脚都输出0V或5V状态，再需要对所有引脚输入向量，跑程式

4.等5~10ms

5.计算流入VDD的电流值与规格上的IDDQ做比较，判断是PASSorFail

故障排除：

将元件从插座移开测试应该是PASS的，若是Fail，则就是产生的电流不是DUT的电流，仔细检查硬体部分测试机等，可用一颗电阻来代替