北京航空航天大学《数字电子技术基础》ppt5.ppt

北京航空航天大学《数字电子技术基础》ppt5.ppt

《北京航空航天大学《数字电子技术基础》ppt5.ppt》由会员分享，可在线阅读，更多相关《北京航空航天大学《数字电子技术基础》ppt5.ppt（85页珍藏版）》请在冰点文库上搜索。

第五章时序逻辑电路,5-1导论,5-3同步时序数字电路的设计,5-2时序电路分析,5-4常用时序逻辑器件,组合逻辑电路某一时刻的输出只取决于此时刻的输入。

记忆元件（触发器）是时序逻辑电路的基本元件。

时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入（历史状态）。

时序逻辑电路与组合逻辑电路的区别,5-1导论,【例】,输出方程：

Y=XQn,驱动（激励）方程：

状态（特征）方程：

5-2时序电路分析,根据电路图列出电路输出函数，触发器激励函数（控制函数、驱动方程）,根据电路输入和触发器激励函数求状态方程,画状态表、状态图，时序图,分析电路外特性和功能,1、同步电路分析,分析下面电路的逻辑功能,输出方程：

驱动方程：

D=XQn,状态表,状态方程：

Qn+1=D=XQn,状态转换图,X/Z,功能：

X=0,保持X=1,计数,【例1】,【例2】,分析下面电路的逻辑功能,000,001,110,111,011,100,假设初始状态:

“000”Q2Q1Q0,010,101,状态表,时序图,电路功能：

不能自启动的六进制计数器,【例3】,分析下面电路的逻辑功能,状态图,整理后的状态图,能自启动的六进制计数器,【例4】,分析下面电路的逻辑功能,Q2n+1=D2=AQ1nQ2n,状态表,逻辑功能：

可逆四进制计数器,Q2n+1Q1n+1/Y,2、异步时序电路的分析,【例1】,分析下面异步时序电路的逻辑功能。

时钟方程:

CP0=CP2=CPCP1=Q0,状态转换表,000,1,0,001,0,1,0,0,010,1,1,0,011,0,0,1,100,0,0,0,101,0,1,0,状态转换图,电路为异步五进制加法计数器,5-3同步时序数字电路的设计,设计步骤：

根据设计要求建立状态转换图或原始状态图。

进行状态化简。

画电路图。

进行状态分配。

写出驱动方程和输出方程。

若是计数器，检查电路能否自启动。

同步计数器的设计对CP脉冲计数，一个脉冲变化一次状态,计数器的种类：

同步计数器，异步计数器,加法计数器、减法计数器可逆计数器等,二进制计数器（模为2n）,十进制计数器,任意进制计数器等,计数器是应用最多的一类标准器件,【例1】,设计一个同步六进制计数器。

1、状态图,2、状态分配（状态编码）,加法计数器,自然态序编码,减法计数器,注意：

状态分配方式不同，所设计的电路结构也不同。

Q2Q1Q0,状态表：

求驱动方程,选用D触发器,1,1,=D2,电路图,检查能否自启动,Q2Q1Q0,110111,100,可以自启动,选用JK触发器,方法一：

由激励表求驱动方程,0,0,1,0,1,1,J2=Q1nQ0n,K2=Q0n,同理,K1=Q0n,J0=K0=1,方法二：

直接从次态求驱动方程,J2=Q1nQ0n,K2=Q0n,K1=Q0n,J0=K1=1,检查能否自启动,其结果与方法一相同,【例2】,X为控制端，求一个五状态加1、加2计数器。

分析：

X=0时，计数顺序：

012340,X=1时，计数顺序：

024130,X,Qn,0,Qn+1,Qn+1,X,Q0n+1,Q1n,Q2n,Q0n,00,01,11,10,00,01,11,10,【例1】,设计一个二进制序列检查器，要求当输入连续出现三个“1”或三个以上“1”时，电路输出为“1”，否则输出为“0”。

S0初态或序列失败后的状态,S1X出现一个“1”后的状态,S2X连续出现两个“1”后的状态,【例2】,设计一个串行数据检测器。

其输入是与时钟同步的串行数据X，其输出是Z。

仅当输入出现11100序列时，输出才为1，否则输出为0。

设定状态,S0初态或序列失败后的状态,S1X出现一个“1”后的状态,S2X连续出现两个“1”后的状态,S3X连续出现三个“1”后的状态,S4X出现三个“1110”后的状态,S5X出现三个“11100”，序列成功后的状态,检测过程中只需记忆6个状态。

状态图X/Z,状态化简,S0与S5可以合并为一个状态,状态化简：

状态化简目的：

减少触发器的数量,化简的原理：

状态等效,就可以化简,状态等价的条件：

两状态输入相同时，它的次态相等，且输出也相等；,状态分配,自然态序编码,求控制函数（驱动方程）和输出函数,选用JK触发器,控制函数和输出函数卡诺图,K2=1,同理：

J1=Q0nX,J0=X,方法二,J1=Q0nX,同理可求出：

J2、K2、J0、K0及Z，结果与方法一相同。

电路图：

5-4常用时序逻辑器件,一、寄存器,在计算机中用于存储指令、数据、运算结果,寄存器的数量多少，是计算机结构的重要区别,外存、内存、缓存、寄存四类中，寄存器速度最快，但容量最小,寄存器的操作：

读/写/清零,寄存器的分类,数码寄存器,基本寄存器,移位寄存器,多位D型触发器,锁存器,寄存器阵列,单向移位寄存器,双向移位寄存器,1、4D触发器构成的寄存器,D3D2D1D0,0,0000,1,2、具有锁定（Hold）功能的4D寄存器,功能表：

异步置零,0,0,10D,D,寄存,11,Qn,锁定,二、移位寄存器,移位寄存器除了具有寄存器的功能外，还可使数码在CP信号的控制下在寄存器内部左右移动。

根据移位情况的不同，分为单向移位寄存器和双向移位寄存器。

移位寄存器应采用边沿触发或主从触发方式的触发器，不能采用电位触发的触发器，以防止空翻。

注意,1、由触发器构成的移位寄存器,1,1,1000,1,2,1100,0,1,串行输入,串行输出,并行输出,四位串行输入、串/并行输出右移移位寄存器,时序图,四位串行输入、串/并行输出左移寄存器,四位串行输入、串/并行输出双向移位寄存器,DA=SR+QB,DB=QA+QC,DC=QB+QD,DD=QC+SL,DA,QA,DB,QB,DC,QC,DD,QD,S0,CP,SR,SL,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,1,2、集成化的移位寄存器,四位双向移位寄存器74194,功能表,74194应用举例,环形计数器,环扭形计数器,三、计数器,1、同步二进制计数器,J0K01,J-K触发器实现4位二进制计数器,J1K1Q0,J2K2Q1Q0,J3K3Q2Q1Q0,画逻辑图（略）,快速进位法,D触发器实现4位二进制计数器,利用状态表，卡诺图化简求表达式,Q3n+1Q2n+1Q1n+1Q0n+1（D3D2D1D0）,D3=Q3nQ2n+Q3nQ1n+Q3nQ0n+Q3nQ2nQ1nQ0n,=Q3n（Q2nQ1nQ0n）,同理：

电路图,计数器波形图,从波形上分析，若CP脉冲的频率为f0，则Q3Q2Q1Q0的输出分别为f0的1/2,1/4,1/8和1/16,这就是计数器的分频功能，也叫“分频器”。

Q0是二分频，Q1是四分频等。

同步二进制集成化计数器74161,用边沿JK触发器构成的同步二进制集成化计数器74161,用负边沿D触发器构成的同步二进制集成化计数器74163,逻辑符号,74161波形图,集成芯片管脚图,当QDQCQBQA=1111时，RC=1,2、同步十进制计数器,十进制计数器的原始状态表,J-K触发器激励表,原则：

逻辑结构清晰，尽量用公用部分。

同理：

同步十进制集成化计数器74160,用负边沿D触发器构成的同步十进制集成化计数器74162,用边沿JK触发器构成的同步十进制集成化计数器74160,3、可逆同步计数器,1）单时钟可逆计数器（74191）,时序图,逻辑符号,2）双时钟可逆计数器,功能及逻辑符号,4、集成化的异步计数器,74290二五分频十进制异步计数器,7492二六分频十二进制异步计数器,7493二八分频十六进制异步计数器,74290二五分频十进制异步计数器,74290功能表,异步清零，不需要时钟。

没有保持功能，不能同步扩展。

四、用集成计数器实现任意进制计数器,【例】,分别用同步二进制计数器（74161）、同步二进制计数器（74163）构成七进制计数器。

异步清零有毛刺（尖峰信号）即：

存在0111过渡状态。

同步清零无尖峰信号,方法一：

用复位端反馈置“0”,1.所求进制小于芯片本身的进制,方法二：

用并行输入端反馈置“0”,方法三：

用进位输出RC端置最小数,用74160、74162设计七进制计数器方法与上面方法相同。

74290功能特点,异步清零，不需要时钟。

没有保持功能，不能同步扩展。

74290的应用,1、当输出QA与输入CK2相连，计数脉冲从CK1输入时，电路作8421计数。

00000,10001,20010,91001,100000,8421码,74290的应用,2、当输出QD与输入CK1相连，计数脉冲从CK2输入时，电路作5421计数。

00000,10001,20010,5421码,30011,40100,51000,61001,71010,81011,91100,100000,【例1】,用74290构成六进制计数器。

【例1】,用74161、74163构成100进制计数器,同步设计,100=616+4,方法一：

2.所求进制大于芯片本身的进制,整体置数,N=16161616=65536,74161、74163,74160、74162,N=10101010=10000,100=1010,分别置数,100=1010,方法二：

异步设计,.,.,1,“1”,异步（74161、74160）,74163、74162能否设计成异步扩展？

无法清零,29进制,【例2】,用74290构成36进制计数器。

方法一：

整体置数,带有锁存器的电路,0,0,1,0,1,1,清零时间保持半个时钟。

方法二：

分别置数,36=49,【例3】,动态扫描键盘编码器,1,0,10010,10010,