电气特性.docx
《电气特性.docx》由会员分享，可在线阅读，更多相关《电气特性.docx（26页珍藏版）》请在冰点文库上搜索。
电气特性
MC9S12系列器件说明（电气特性）
一．MC9S12系列的名称定义（以MC9S12DJ64CFU为例）：
MC9S12：
ControllerFamily该控制器系列统称
9：
代表FLASH
S12：
内核型号
DJ64：
DeviceTitle器件名称
64：
64K的FLASH
C：
TemperatureOptions温度选择
FU：
PackageOption封装结构选择
温度选择表定义（TemperatureOption）：
C=-40°Cto85°C
V=-40°Cto105°C
M=-40°Cto125°C
封装结构选择定义（PackageOptions）
FU=80QFP
PV=112LQFP
二．MC9S12DJ64特征：
·HCS12核心：
16-bitHCS12CPU
MEBI多路复用外部总线接口（MultiplexedExternalBusInterface）
MMC模块映射控制（ModuleMappingControl）
INT中断控制（Interruptcontrol）
BKP断点（Breakpoints）
BDM后台调试模式（BackgroundDebugMode）
·CRG时钟和复位发生器（lowcurrentColpittsorPierceoscillator,PLL,reset,clocks,COPwatchdog,realtimeinterrupt,clockmonitor）
·8位和4位的带中断功能的接口：
-数字滤波
-可编程边缘触发（上升沿/下降沿）
·存储器：
-64KFlashEEPROM
-1KbyteEEPROM
-4KbyteRAM
·2个八通道的数字/模拟转换器：
-精度达到10bit
-外部转换触发功能
·1Mbit/每秒，CAN2.0A,B软件兼容模块：
-5个接受和3个发送缓冲单元
-4个独立的中断通道，分别对应Rx,Tx,error和wake-up
-低通滤波器唤醒功能
-自测工作回送功能（Loop-backforselftestoperation）
·增强型捕捉定时器功能（EnhancedCaptureTimer）
-16位主计数器（带7位预分频率器）
-8个可编程输入捕捉通道/输出比较通道
-4个8位/2个16位脉冲累加器（pulseaccumulator）
·8个PWM通道：
-周期和占空比系数可编程控制
-八个8位通道/四个16位通道
-独立的单个脉冲宽度和占空比控制
-向中心对齐和向左对齐输出
-频率范围很广的可编程时钟选择逻辑单元
-快速紧急关闭输入
-可作为中断输入
·串行接口：
-2个异步SCI（SerialCommunicationsInterfaces）
-同步SPI（SerialPeripheralInterface）
·ByteDataLinkController（BDLC）：
·Inter-ICBus（IIC）：
-兼容
总线标准
-多主机工作模式（Multi-masteroperation）
-软件可编程256个不同的串行时钟频率
·112引脚封装/80引脚封装
-带驱动能力的5VI/O线路
-5VA/D转换
-50MHz工作频率，相当于25MHz总线速度
-支持开发应用
-单线程后台调试模块Obackgrounddebug
mode（BDM）
-片上硬件断点调试（On-chiphardwarebreakpoints）
三．模块框图：
四．MC9S12DJ64引脚图：
MC9S12DJ64有112LQFP（lowprofilequadflatpack）和80QFP（quadflat
pack）两种封装结构。
大多数引脚具有2个或者2个以上的功能复用。
五．引脚功能概述：
表2-1介绍了引脚功能。
六．各引脚详细介绍：
1．EXTAL,XTAL-振荡器引脚
EXTAL和XTAL是晶振驱动和外部时钟引脚。
系统复位后的所有时钟均来自于EXTAL输入。
XTAL是晶振输出端。
2．
-外部复位引脚
低电平有效，输入时作为初始化MCU信号，当由其内部MCU产生复位功能时做输出用。
3．TEST-测试引脚
该输入引脚做为测试引脚保留。
注意：
该引脚在芯片应用时必须接VSS。
4．VREGEN-电压调压器使能端
该引脚（只能作为输入引脚）是片上电压调压器使能端。
5．XFC-PLL循环滤波引脚（PLLLoopFilterPin）
请询问你的Motorola芯片供应商有关应用须知，以便估算PLLloopfilter因素。
该引脚必须避免任何可能产生的漏电流。
6．
-后台调试，TagHigh和模式引脚
引脚在后台调试通信当中做pseudo-open-drain引脚使用。
在MCU扩展工作模式当中，当instructiontagging在开状态，则在E-时钟的下降沿该引脚输入一个低电平使instructionword的高半部分读入到instructionqueue。
在复位阶段该引脚被用做MCU工作模式选择。
在
的上升沿该引脚状态被锁定为MODC位。
该引脚有一个固定的上拉电路。
7．PAD15/AN15/ETRIG1-ATD1的AD接口输入引脚
PAD15作为通用输入引脚端。
作为模拟通道将模拟信号AN7输入到数字转换器ATD1。
该引脚也可作为ATD1的外部触发输器入信号。
8．PAD[14:
08]/AN[14:
08]-ATD1的AD输入引脚
PAD14-PAD18是通用输入引脚和模拟输入信号AN[6:
0]，输入到数字转换器ATD1。
9．PAD07/AN07/ETRIG0-ATD0的AD接口输入引脚
PAD07作为通用输入引脚端。
作为模拟通道将模拟信号AN0输入到数字转换器ATD0。
。
该引脚也可作为ATD0的外部触发器输入信号。
10．PAD[06:
00]/AN[06:
00]-ATD0的AD输入引脚
PAD06-PAD00是通用输入引脚和模拟输入信号AN[6:
0]，输入到数字转换器ATD0。
11．PA[7:
0]/ADDR[15:
8]/DATA[15:
8]-接口A的I/O引脚
PA7-PA0是通用输入输出引脚。
在MCU扩展工作模式中，这些引脚被用做外部地址和数据总线的多路复用器。
12．PB[7:
0]/ADDR[7:
0]/DATA[7:
0]-接口B的I/O引脚
PB7-PB0是通用输入输出引脚。
在MCU扩展工作模式中，这些引脚被用做外部地址和数据总线的多路复用。
13．
-接口E的I/O引脚7
PE7是通用输入输出引脚。
在MCU扩展工作模式当中，信号NOACC被使能时，该引脚被用于指示：
当前总线循环处于未使用，或者处于空闲循环。
当CPU没有使用总线的时候，该信号将会被声明。
由PEAR寄存器的NOACCE位控制
为一个输入信号，该信号用于控制一个与内部Colpitts振荡器相连接的晶振是否使用，或者用于控制Pierce振荡器/外部时钟电路使用与否。
该引脚状态被锁定在
上升沿。
如果输入逻辑低电平，引脚EXTAL将陪配置为外部时钟驱动或者Pierce振荡器。
如果输入逻辑高电平，那么EXTAL和XTAL应该接上一个Colpitts振荡器电路。
如果该引脚复位后作为带上拉电路的输入端，如果该引脚左飘,那么默认的配置是在EXTAL和XTAL端接上Colpittsoscillator电路。
14．PE6/MODB/IPIPE1-接口E的I/O引脚6
PE6为通用I/O口，在复位的时候做为一个MCU操作模式选择引脚。
在
的上升沿该引脚状态被锁定为MODB位，该引脚与指令队列跟踪信号（instructionqueuetrackingsignal）IPIPE1共享。
该引脚是一个带下拉器件的输入引脚，并且只有在
为低时才激活。
15．PE5/MODA/IPIPE0-接口E的I/O引脚5
PE5为通用I/O口，在复位的时候做为一个MCU工作模式选择引脚。
在
的上升沿该引脚状态被锁定为MODA位，该引脚与指令队列跟踪信号（instructionqueuetrackingsignal）IPIPE0共享。
该引脚是一个带下拉器件的输入引脚，并且只有在
为低时才激活。
16．PE4/ECLK-接口E的I/O引脚4
PE4为通用I/O口。
也可以配置为驱动内部总线时钟引脚ECLK。
ECKK信号可以被作为一个时间参考信号。
17.
-接口EI/O引脚3
PE3为通用I/O口，在MCU扩展工作模式中，在MCU扩展模式中，
用于低字节脉冲选通信号，来指明总线访问类型，当指令标记为ON，
用于标记正在读入到指令序列的指令字的低半部分。
18.
-接口EI/O引脚2
PE2为通用I/O口，在MCU扩展工作模式中，该引脚驱动外部总线读/写输出信号。
它指明在外部总线上数据传输方向。
19.
-接口E输入引脚1
PE1作为通用输入引脚和可屏蔽中断请求输入，作为一种异步中断请求应用的方式，该引脚能够将MCU唤醒到STOP或者WAIT模式。
20.PE0/XIRQ-接口E输入引脚0
PE0作为通用输入引脚和非可屏蔽中断请求输入，作为一种异步中断请求应用的方式，该引脚能够将MCU唤醒到STOP或者WAIT模式。
21.PH7/KWH7-接口HI/O引脚7
PH7为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
22.PH6/KWH6-接口HI/O引脚6
PH6为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
23.PH5/KWH5-接口HI/O引脚5
PH5为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
24.PH4/KWH4-接口HI/O引脚4
PH4为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
25.PH3/KWH3接口HI/O引脚3
PH3为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
26.PH2/KWH2-接口HI/O引脚2
PH2为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
27.PH1/KWH1接口HI/O引脚1
PH1为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
28.PH0/KWH0-接口HI/O引脚0
PH0为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
29.PJ7/KWJ7/SCL/TXCAN0-接口JI/O引脚7
PJ7为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
该引脚可以被配置为作为IIC模式的串行时钟引脚SCL。
该引脚可以被配置为CAN0（theMotorolaScalableControllerAreaNetworkcontroller0）的传输引脚TXCAN。
30.PJ6/KWJ6/SDA/RXCAN0-接口JI/O引脚6
PJ6为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
该引脚可以被配置为作为IIC模式的串行时钟引脚SDA。
该引脚可以被配置为CAN0（theMotorolaScalableControllerAreaNetworkcontroller0）的接收引脚RXCAN。
31.PJ[1:
0]/KWJ[1:
0]-接口JI/O引脚[1:
0]
PJ1和PJ0为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
32.
-接口KI/O引脚7
PK7为通用I/O口。
在MCU扩展工作模式中，该引脚可以做为仿针电路选择输出引脚（
）。
在MCU扩展工作模式中，该引脚可以做为FlashEEPROM存储器在存储器映射的使能信号（ROMCTL）。
在
信号的上升沿，该引脚的状态被锁定在ROMON位。
33.PK[5:
0]/XADDR[19:
14]-接口KI/O引脚[5：
0]
PK5-PK0为通用I/O口。
在MCU扩展工作模式，该引脚为外部总线提供一个扩展地址XADDR[19:
14]。
34.PM7-接口MI/O引脚7
PM7为通用I/O口。
35.PM6-接口MI/O引脚6
PM6为通用I/O口。
36.PM5/TXCAN0/SCK0-接口MI/O引脚5
PM5为通用I/O口。
该引脚可以做为CAN0输出引脚TXCAN。
该引脚可以被配置为串行外部接口0的串行时钟引脚SCK。
37.PM4/RXCAN0/MOSI0-接口MI/O引脚4
PM4为通用I/O口。
该引脚可以做为CAN0接收引脚RXCAN。
可以被配置为主输出引脚（模式中）或者从输入引脚（在从模式中）MOSI，对应串行外部接口0（SPI0）。
38.
-接口MI/O引脚3
PM3为通用I/O口。
该引脚可以做为CAN0输出引脚TXCAN。
可以被配置为SPI0的从模式选择引脚
。
39.PM2/RXCAN0/MISO0-接口MI/O引脚2
PM2为通用I/O口。
该引脚可以做为CAN0接收引脚RXCAN。
可以被配置为主输入引脚（模式中）或者从输出引脚（在从模式中）MISO，对应串行外部接口0（SPI0）。
40.PM1/TXCAN0/TXB-接口MI/O引脚1
PM1为通用I/O口。
该引脚可以做为CAN0输出引脚TXCAN。
该引脚可以被配置为BDLC的输出引脚TXB。
41.PM0/RXCAN0/RXB-接口MI/O引脚0
PM0为通用I/O口。
该引脚可以做为CAN0输入引脚RXCAN。
该引脚可以被配置为BDLC的输入引脚RXB。
42.PP7/KWP7/PWM7-接口PI/O引脚7
PP7为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
该引脚可以被配置为PWM（脉冲宽带调制）的输出通道7。
43.PP6/KWP6/PWM6-接口PI/O引脚6
PP6为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
该引脚可以被配置为PWM（脉冲宽带调制）的输出通道6。
44．PP5/KWP5/PWM5-接口PI/O引脚5
PP5为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
该引脚可以被配置为PWM（脉冲宽带调制）的输出通道5。
45.PP4/KWP4/PWM4-接口PI/O引脚4
PP4为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
该引脚可以被配置为PWM（脉冲宽带调制）的输出通道4。
46.PP3/KWP3/PWM3-接口PI/O引脚3
PP3为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
该引脚可以被配置为PWM（脉冲宽带调制）的输出通道3。
47.PP2/KWP2/PWM2-接口PI/O引脚2
PP2为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
该引脚可以被配置为PWM（脉冲宽带调制）的输出通道2。
48.PP1/KWP1/PWM1-接口PI/O引脚1
PP1为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
该引脚可以被配置为PWM（脉冲宽带调制）的输出通道1。
49.PP0/KWP0/PWM0-接口PI/O引脚0
PP0为通用I/O口。
该引脚可以被配置为中断信号，导致MCU跳出STOP或者WAIT模式。
该引脚可以被配置为PWM（脉冲宽带调制）的输出通道0。
50.
-接口SI/O引脚7
PS7为通用I/O口。
该引脚可以被配置为SPI0的从模式选择引脚
。
51.PS6/SCK0-接口SI/O引脚6
PS6为通用I/O口。
该引脚可以被配置为SPI0的串行时钟引脚SCK。
52.PS5/MOSI0-接口SI/O引脚5
PS5为通用I/O口。
可以被配置为主输出引脚（模式中）或者从输入引脚（在从模式中）MOSI，对应串行外部接口0（SPI0）。
53.PS4/MISO0-接口SI/O引脚4
PS4为通用I/O口。
可以被配置为主输入引脚（模式中）或者从输出引脚（在从模式中）MISO，对应串行外部接口0（SPI0）。
54.PS3/TXD1-接口SI/O引脚3
PS3为通用I/O口。
该引脚可以被配置为SCI1的输出引脚TXD。
55.PS2/RXD1-接口SI/O引脚2
PS2为通用I/O口。
该引脚可以被配置为SCI1的输入引脚RXD。
56.PS1/TXD0-接口SI/O引脚2
PS1为通用I/O口。
该引脚可以被配置为SCI0的输出引脚TXD。
57.PS0/RXD0-接口SI/O引脚1
PS0为通用I/O口。
该引脚可以被配置为SCI0的输入引脚RXD。
58.PT[7:
0]/IOC[7:
0]-接口TI/O引脚[7：
0]
PT7-PT0为通用I/O口。
他们被配置为ETC（EnhancedCaptureTimer）的输入捕获或输出比较引脚IOC7-IOC0。
PortTpinsPT[7:
0]canbeusedforeithergeneral-purposeI/O,orwiththechannelsoftheEnhancedCaptureTimer.
Duringreset,portTpinsareconfiguredashigh-impedanceinputs.
七．电源引脚：
MC9S12DJ64电源与接地引脚描述如下：
注意：
所有的VSS引脚在应用的时候必须接在一起。
引脚
引脚号
标准电压
功能描述
112-pinQFP
VDD1，2
13，65
2．5V
通过内部调压器产生的内部电源和地
VSS1，2
14，66
0V
VDDR
41
5．0V
外部电源和地，供引脚驱动和内部调压器
VSSR
40
0V
VDDX
107
5．0V
外部电源和地，供引脚驱动
VSSX
106
0V
VDDA
83
5．0V
模-数转换工作电压和地，内部调压器参考电压，允许电源电压通过支路到A/D
VSSA
86
0V
VRL
85
0V
模-数转换参考电压
VRH
84
5．0V
VDDPLL
43
2．5V
为锁相环（Phased-LockedLoop）提供电压和地
VSSPLL
45
0V
VREGEN
97
5．0V
内部调压器使能引脚
八．各电源引脚详细介绍：
1．VDDX,VSSX-I/O驱动电源&地引脚
为I/O提供驱动的外部电源和地。
接高频特性的旁路电容器，并且尽量靠近MCU。
旁路规格依靠MCU引脚被装载的程度来定。
VDDX和VSSX为接口J,K,M,P,T和S供电。
2．VDDR,VSSR-供引脚驱动&供内部电压调压器
为I/O提供驱动的外部电源和地，供内部电压调压器。
接高频特性的旁路电容器，并且尽量靠近MCU。
旁路规格依靠MCU引脚被装载的程度来定。
VDDR和VSSR为接口A,B,E和H供电。
.
3．VDD1,VDD2,VSS1,VSS2-内部逻辑电源电压引脚2.5V
通过VDD和VSS给MCU供电，接高频特性的旁路电容器，并且尽量靠近MCU。
2.5V电压来自于内部电压调压器。
这些引脚不允许有静态负载（staticload）。
如果VREGEN接地，内部调压器关。
注意：
除了旁路电容器不允许有其他负载。
4.VDDA,VSSA-为ATD0/ATD1和VREG供电引脚
VDDA,VSSA电源和地引脚为调压器和2个模-数转换器供电。
同时也给内部调压器提供参考电压。
允许为ATD0/ATD1提供电源电压，并且通过支路提供参考电压，彼此相互独立。
5.VRH,VRL-ATD参考电压输入引脚
VRH和VRL做为模-数转换器的参考电压输入引脚。
6.VDDPLL,VSSPLL-PLL供电引脚2.5V
为振荡器和锁相环提供工作电压。
允许振荡器和锁相环的电源电压通过支路供电`。
2.5V电压由内部调压器产生。
注意：
除了旁路电容器不允许有其他负载。
7.VREGEN-片上调压器使能端
使能内部5V转2.5V调压器。
如果该引脚为低VDD1,2和VDDPLL必须由外部供电。
九.印制电路板布线建议：
PCB布线应当小心仔细，确保电压调节器和MCU的正常工作。
有如下规则：
·每个电源端接上去耦陶瓷电容，近可能的靠近要连接的引脚（C1-C6）。
·地的中心点应当接VSSR脚。
·在VSS1,VSS2和VSSR之间是低阻抗低感抗连接。
·VSSPLL管脚必须直接与VSSR管脚相连。
·VSSPLL,EXTAL和XTAL的轨迹应尽可能的短。
C7,C8,C11和Q1的板上所占面积尽可能少。
·在C7,C8,C10和Q1与MCU相连的区域下面不要放置其他信号和电源。
·中央电源由VDDA/VSSA管脚供给。
十．绝对最大额定值：
绝对最大额定值只是应力额定值。
在其最大值或者大于其最大值中的函数运算是不可靠的。
超过其限制的的应力会影响系统的可靠性，导致设备的永久损坏。
设备包含电路保护装置，该装置防止由于高静电或电场造成的损坏；但是，还是建议采用预防措施，来避免任何电压高于其最大额定电压加入到高阻抗回路当中。
如果未使用的输入信号管脚加上其相应的逻辑电平，那么系统工作的可靠性将会加强（如VSS5，VDD5）。
十一。
工作条件：
升级会员 