以太网MII接口类型大全.docx

以太网MII接口类型大全.docx

《以太网MII接口类型大全.docx》由会员分享，可在线阅读，更多相关《以太网MII接口类型大全.docx（10页珍藏版）》请在冰点文库上搜索。

以太网MII接口类型大全

以太网MII接口类型大全

MII是英文MediumIndependentInterface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。

下面对它们进行一一介绍。

MII接口：

TXD[3:

0]：

数据发送信号，共4根信号线；

RXD[3:

0]：

数据接收信号，共4根信号线；

TX_ER（TransmitError）：

发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。

对于10Mbps速率下，TX_ER不起作用；

RX_ER（ReceiveError）：

接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。

对于10Mbps速率下，RX_ER不起作用；

TX_EN（TransmitEnable）：

发送使能信号，只有在TX_EN有效期内传的数据才有效；

RX_DV（ReveiveDataValid）：

接收数据有效信号，作用类型于发送通道的TX_EN；

TX_CLK：

发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。

注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。

RX_CLK：

接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。

RX_CLK也是由PHY侧提供的。

CRS：

CarrierSense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只在半双工模式下有效；

COL：

CollisionDetectd，冲突检测信号，不需要同步于参考时钟，只在半双工模式下有效。

SSSMII接口：

SSSMII即SourceSyncSerialMII，叫源同步串行MII接口，SSSMII与SSMII的区别在于参考时钟和同步时钟的方向，SSMII的TX/RX参考时钟和同步时钟都是由PHY芯片提供的，而SSSMII的TX参考时钟和同步时钟是由MAC芯片提供的，RX参考时钟和同步时钟是由PHY芯片提供的，所以顾名思义叫源同步串行。

GMII接口：

与MII接口相比，GMII的数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII接口中的一样，发送参考时钟GTX_CLK和接收参考时钟RX_CLK的频率均为125MHz（1000Mbps/8=125MHz）。

在这里有一点需要特别说明下，那就是发送参考时钟GTX_CLK，它和MII接口中的TX_CLK是不同的，MII接口中的TX_CLK是由PHY芯片提供给MAC芯片的，而GMII接口中的GTX_CLK是由MAC芯片提供给PHY芯片的。

两者方向不一样。

在实际应用中，绝大多数GMII接口都是兼容MII接口的，所以，一般的GMII接口都有两个发送参考时钟：

TX_CLK和GTX_CLK（两者的方向是不一样的，前面已经说过了），在用作MII模式时，使用TX_CLK和8根数据线中的4根。

RGMII接口：

RGMII即ReducedGMII，是RGMII的简化版本，将接口信号线数量从24根减少到14根（COL/CRS端口状态指示信号，这里没有画出），时钟频率仍旧为125MHz，TX/RX数据宽度从8为变为4位，为了保持1000Mbps的传输速率不变，RGMII接口在时钟的上升沿和下降沿都采样数据。

在参考时钟的上升沿发送GMII接口中的TXD[3:

0]/RXD[3:

0]，在参考时钟的下降沿发送GMII接口中的TXD[7:

4]/RXD[7:

4]。

RGMI同时也兼容100Mbps和10Mbps两种速率，此时参考时钟速率分别为25MHz和2.5MHz。

TX_EN信号线上传送TX_EN和TX_ER两种信息，在TX_CLK的上升沿发送TX_EN，下降沿发送TX_ER；同样的，RX_DV信号线上也传送RX_DV和RX_ER两种信息，在RX_CLK的上升沿发送RX_DV，下降沿发送RX_ER。

SGMII接口：

SGMII即SerialGMII，串行GMII，收发各一对差分信号线，时钟频率625MHz，在时钟信号的上升沿和下降沿均采样，参考时钟RX_CLK由PHY提供，是可选的，主要用于MAC侧没有时钟的情况，一般情况下，RX_CLK不使用。

收发都可以从数据中恢复出时钟。

在TXD发送的串行数据中，每8比特数据会插入TX_EN/TX_ER两比特控制信息，同样，在RXD接收数据中，每8比特数据会插入RX_DV/RX_ER两比特控制信息，所以总的数据速率为1.25Gbps=625Mbps*2.

其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口（在物理上完全兼容，只需配置寄存器即可），直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接PHY芯片，此时8B/10B变换在MAC芯片中完成了。

8B/10B变换的主要作用是扰码，让信号中不出现过长的连“0”和连“1”情况，影响时钟信息的提取，关于8B/10B变换知识，我后续会单独介绍。

TBI接口：

TBI即TenBitInterface的意思，接口数据位宽由GMII接口的8位增加到10位，其实，TBI接口跟GMII接口的差别不是很大，多出来的2位数据主要是因为在TBI接口下，MAC芯片在将数据发给PHY芯片之前进行了8B/10B变换（8B/10B变换本是在PHY芯片中完成的，前面已经说过了），另外，RX_CLK+/-是从接收数据中恢复出来的半频时钟，频率为62.5MHz，RX_CLK+/-不是差分信号，而是两个独立的信号，两者之间有180度的相位差，在这两个时钟的上升沿都采样数据。

RX_CLK+/-也叫伪差分信号。

除掉上面说到的之外，剩下的信号都跟GMII接口中的相同。

大多数芯片的TBI接口和GMII接口兼容。

在用作TBI接口时，CRS和COL一般不用。

RTBI：

RTBI即ReducedTBI，简化版TBI，接口数据位宽为5bit，时钟频率为125MHz，在时钟的上升沿和下降沿都采样数据，同RGMII接口一样，TX_EN线上会传送TX_EN和TX_ER两种信息，在时钟的上升沿传TX_EN，下降沿传TX_ER；RX_DV线上传送RX_DV和RX_ER两种信息，在RX_CLK上升沿传RX_DV，下降沿传RX_ER。

万兆以太网接口的端口速率为10Gbps，主要有XGMII和XAUI两种，另外还有HIGIG，不过HIGIG是Broadcom公司的私有标准，这里暂不介绍。

XGMII接口：

TXD[31:

0]：

数据发送通道，32位并行数据。

RXD[31:

0]：

数据接收通道，32位并行数据。

TXC[3:

0]：

发送通道控制信号，TXC=0时，表示TXD上传输的是数据；TXC=1时，表示TXD上传输的是控制字符。

TXC[3:

0]分别对应TXD[31:

24],TXD[23:

16],TXD[15:

8],TXD[7:

0]。

RXC[3:

0]：

接收通道控制信号，RXC=0时，表示RXD上传输的是数据；RXC=1时，表示RXD上传输的是控制字符。

RXC[3:

0]分别对应RXD[31:

24],RXD[23:

16],RXD[15:

8],RXD[7:

0]。

TX_CLK：

TXD和TXC的参考时钟，时钟频率156.25MHz，在时钟信号的上升沿和下降沿都采样数据。

156.25MHz*2*32=10Gbps。

RX_CLK：

RXD和RXC的参考时钟，时钟频率156.25MHz，在时钟信号的上升沿和下降沿都采样数据。

XGMII接口共74根连线，单端信号，采用HSTL/SSTL_2逻辑，端口电压1.5V/2.5V，由于SSTL_2的端口电压高，功耗大，现在已很少使用。

HSTL即HighSpeedTransceiverLogic，高速发送逻辑的意思。

SSTL，即StubSeriesTerminatedLogic，短路终止逻辑，主要用于高速内存接口，SSTL目前存在两种标准，SSTL_3是3.3V标准；SSTL_2是2.5V标准。

XAUI接口：

由于受电气特性的影响，XGMII接口的PCB走线最大传输距离仅有7cm，并且XGMII接口的连线数量太多，给实际应用带来不便，因此，在实际应用中，XGMII接口通常被XAUI接口代替，XAUI即10Gigabitattachmentunitinterface，10G附属单元接口，XAUI在XGMII的基础上实现了XGMII接口的物理距离扩展，将PCB走线的传输距离增加到50cm，使背板走线成为可能。

源端XGMII把收发32位宽度数据流分为4个独立的lane通道，每个lane通道对应一个字节，经XGXS（XGMIIExtenderSublayer）完成8B/10B编码后，将4个lane分别对应XAUI的4个独立通道，XAUI端口速率为：

2.5Gbps*1.25*4＝12.5Gbps。

在发送端的XGXS模块中，将TXD[31:

0]/RXD[31:

0],TXC[3:

0]/RXC[3:

0],TX_CLK/RX_CLK转换成串行数据从TXLane[3:

0]/RXLane[3:

0]中发出去，在接收端的XGXS模块中，串行数据被转换成并行，并且进行时钟恢复和补偿，完成时钟去抖，经过5B/4B解码后，重新聚合成XGMII。

XAUI接口采用差分线，收发各四对，CML逻辑，AC耦合方式，耦合电容在10nF~100nF之间。

XAUI接口可以直接接光模块，如XENPAK/X2等。

也可以转换成一路10G信号XFI，接XFP/SFP+等。

有些芯片不支持XAUI接口，只支持XGMII接口，这时可以用专门的芯片进行XGMII→XAUI接口转换，如BCM8011等。