通信原理和应用实验指导书 1.docx

通信原理和应用实验指导书 1.docx

《通信原理和应用实验指导书 1.docx》由会员分享，可在线阅读，更多相关《通信原理和应用实验指导书 1.docx（44页珍藏版）》请在冰点文库上搜索。

通信原理和应用实验指导书1

实验一CPLD可编程数字信号发生器实验

一、实验目的

1．熟悉各种时钟信号的特点及波形

2．熟悉各种数字信号的特点及波形

二、实验电路的工作原理

（一）、CPLD可编程模块二电路的功能及电路组成

图1-1是CPLD可编程模块的电路图。

CPLD可编程模块用来产生实验系统所需要的各种时钟信号和各种数字信号。

它由CPLD可编程器件ALTERA公司的EPM7128（或者是Xilinx公司的XC95108）、下载接口电路和一块晶振组成。

晶振JZ101用来产生系统内的4.096MHz主时钟。

本实验要求参加实验者了解这些信号的产生方法、工作原理以及测量方法，才可通过CPLD可编程器件的二次开发生成这些信号，理论联系实验，提高实际操作能力。

（二）、各种信号的功用及波形

1．83脚输入4.096MHz时钟，方波。

由JZ101产生的4.096MHz时钟，经R118，从83脚送入U101进行整形，然后进行分频输出。

2．58脚，输出2.048MHz时钟，方波。

3．56脚，输出1.024MHz时钟，方波。

4．28脚，输出64KHz时钟，方波。

5．29脚，输出32KHz时钟，方波。

6．15脚，输出16KHz时钟，方波。

7．31脚，输出2KHz时钟，方波。

8．16脚，输出1KHz时钟，方波。

9．27脚，输出8KHz的窄脉冲同步信号（ZM80），供PCM

（一）用。

10．36脚，输出第一时序8KHz的窄脉冲同步信号（ZM81），供PCM

（二）用。

11．35脚，输出第二时序8KHz的窄脉冲同步信号（ZM82），供PCM

（二）用。

12．34脚，输出第三时序8KHz的窄脉冲同步信号（ZM83），供PCM

（二）用。

13．33脚，输出第四时序8KHz的窄脉冲同步信号（ZM84），供PCM

（二）用。

ZM81、ZM82、ZM83、ZM84的时间间隔为125μs,可通过编程来改变它们的时序及时间间隔，它们同时接到J102，通过跳接器选择，供PCM

（二）使用（见图1－1）。

图1-1CPLD可编程模块电路图

三、实验内容

1．熟悉通信原理实验系统电路组成。

2．熟悉信号发生器各测量点信号波形。

3．测量并分析各测量点波形及数据。

四、实验步骤

1．打开电源开关K01、K02，使系统工作。

2．用示波器测出各测量点波形，并对每一测量点的波形加以分析。

GND为接地点，测量各点波形时示波器探头的地线应接地良好。

各测量点波形如图1－2所示，具体说明如下：

TP101：

2048KHz的时钟信号。

TP102：

128KHz的时钟信号。

TP103：

8KHz的时钟信号。

TP104：

伪随机序列码，码元速率为2KHz，码型为1111。

TP105：

伪随机序列码，码元速率为32KHz，码型为1111。

TP101

2048KHZ

TP102

128KHZ

TP103

8KHZ

TP104

2KHzPN

TP105

32KzPN

图1－2CPLD产生主要测量点波形

五、实验报告要求

1．分析各种时钟信号及数字信号产生的方法，叙述其功用。

2．画出各种时钟信号及数字信号的波形

3．记录实验中出现的问题，提出改进意见。

实验二AMI/HDB3编译码过程实验

一.实验目的

1.熟悉AMI/HDB3编译码的工作过程。

2.观察AMI/HDB3码型变换编译码电路的测量点波形。

二.实验工作原理

在分析HDB3数字基带信号传输及HDB3码型变换线路编译码工作原理之前，首先对本实验电路中使用的HDB3专用集成电路CD22103芯片作一介绍：

（一）HDB3专用集成电路CD22103

1.引脚功能说明

第1脚：

NRZI—发端非归零码输入脚

欲需进行HDB3编码的非归零输入数据，它被编码时钟CP1的下降沿定位。

第2脚：

CP1—发端编码时钟输入脚

对NRZI数据编码的输入时钟。

第3脚：

AMI／HDB3—码变换方式选择输入脚，

若AMI/HDB3=L，为NRZ－AMI编译码；

若AMI／HDB3＝H,为HDB3编译码。

第4脚：

NRZO—收端非归零码输出脚

译码后非归零数据，它定位于CP2上升沿。

第5脚：

CP2—收端解码时钟输入脚

对AIN、BIN数据进行解码的时钟信号。

第6脚：

SET—输入HDB3码连零告警置位端。

第7脚：

AIS—HDB3码连零告警输出端。

当SET＝L时，译码计数器清零，此后若

AIS=L，表示前段在SET=H期间译码过程中出现不少于3个“0”；若AIS=H，表示出现少于3个“0”。

当SET=H时，使译码计数器工作，进行连“0”统计。

第8脚：

GND—地。

第9脚：

ERR—收端误码检测输出端、

它一违犯HDB3编码规律为标准，统计接收HDB3码的错误情况。

若HDB3码出现同极性的3个“1”时，则ERR=H。

第10脚：

CP3—收端时钟输出端

提供为位同步需要的时钟信息，若LTE=L，CP3=AIN+BIN；

若LTE=H，则CP3=OUT1+OUT2

第11脚：

AIN—解码输入端（＋）

第12脚：

LTE—工作自环控制输入脚

自环/工作控制信号，当：

LTE=L，为正常工作状态，编解码器独立，异步地工作：

当LTE=H，内部将OUT1和AIN，OUT2和BIN短接，CP3=OUT1+OUT2，电路处于环路测试状态，此时NRZ相对于NRZ0延时6.5个时钟周期。

第13脚：

BIN—解码输入端

（一）

表示接收的欲解码两路单极性HDB3（＋）、

（一）码序列，它输入后被解码时钟CP2的上升澡抽样。

第14脚：

OUT1—发端编码输出端（＋）

第15脚：

OUT2—发端编码输出端（－）

表示编码后HDB3的两路单极性码序列，通常经变压器合成三电平HDB3码。

HDB3码输出。

第16脚：

V＋—正电源，电压通常为+5V±5％。

2.集成电路CD22103功能框图

集成电路CD22103功能框图如图12-1所示。

图1集成电路CD22103功能框图

（二）HDB3电路的工作原理

AMI码的全称是传号交替反转码。

这是一种将消息代码0（空号）和1（传号）按如下规则进行编码的码：

代码的0仍变换为传输码的0，而把代码中的1交替地变换为传输码的＋1、－1、＋1、－1…

由于AMI码的信号交替反转，故由它决定的基带信号将出现正负脉冲交替，而0电位保持不变的规律。

由此看出，这种基带信号无直流成分，且只有很小的低频成分，因而它特别适宜在不允许这些成分通过的信道中传输。

从AMI码的编码规则看出，它已从一个二进制符号序列变成了一个三进制符号序列，而且也是一个二进制符号变换成一个三进制符号。

把一个二进制符号变换成一个三进制符号所构成的码称为1B／1T码型。

AMI码除有上述特点外，还有编译码电路简单及便于观察误码情况等优点，它是一种基本的线路码，并得到广泛采用。

但是，AMI码有一个重要缺点，即当它用来获取定时信息时，由于它可能出现长的连0串，因而会造成提取定时信号的困难。

为了保持AMI码的优点而克服其缺点，人们提出了许多种类的改进AMI码，HDB3码就是其中有代表性的码。

HDB3码是三阶高密度码的简称。

HDB3码保留了AMI码所有的优点（如前所述），还可将连码限制在3个以内，克服了AMI码如果长连“0”过多对提取定时钟不利的缺点。

HDB3码的功率谱基本上和AMI码类似。

由于HDB3码诸多优点，所以CCITT建议把HDB3码作为PCM传输系统的线路码型。

如何由二进制码转换成HDB3码呢？

HDB3码编码规则如下：

1．二进制序列中的“0”码在HDB3码中仍编为“0”码，但当出现四个连“0”码时，用取代节000V或B00V代替。

取代节中V码、B码均代表“1”码，它们可正可负（即

V+=＋1，V-=－1，B+=＋1，B-=－1）。

2．取代节的安排顺序是：

先用000V，当它不能用时，再用B00V，000V取代节的安排要满足以下两个要求：

（1）各取代节之间的V码要极性交替出现（为了保证传号码极性交替出现，不引

入直流成份）。

（2）V码要和前一个传号码的极性相同（为了在接收端能识别出哪个是原始传号

码，哪个是V码和B码，以恢复成原二进制码序列）。

当上述两个要求能同时满足时，用000V代替原二进制码序列中的4个“0”（用000V+或000V-）；而当上述两个要求不能同时满足时，则改用B00V（B+00V+或B-00V-，实质上是将取代节000V中第一个“0”码改成B码）。

3．HDB3码序列中的传号码（包括“1”码、V码和B码）除V码外要满足极性交替出现的原则。

下面我们举个例子来具体说明一下，如何将二进制码转换成HDB3码。

二进制码序列:

10000101000001110000000001

HDB3码序列:

V+-1000V-+10–1B+00V0–1+1–1000V-B+00V+0–1

从上例可以看出两点：

（1）当两个取代节之间原始传号码的个数为奇数时，后边取代节用000V；当两个取代节之间原始传号码的个数为偶数时，后边取代节用B00V

（2）V码破坏了传号码极性交替出现的原则，所以叫破坏点；而B码未破坏传号码极性交替出现的原则，叫非破坏点。

虽然HDB3码的编码规则比较复杂，但译码却比较简单。

从上述原理看出，每一个破坏符号V总是和前一非0符号同极性（包括B在内）。

这就是说，从收到的符号序列中可以容易地找到破坏点V于是也断定V符号及其前面的3个符号必是连0符号，从而恢复4个连0码，再将所有－1变成＋1后便得到原消息代码。

图2NRZ－HDB3编码工作波形

（三）电路的工作过程

译码是编码的逆过程。

其波形如图12－3所示。

但CP2应比译码输入（AIN、BIN）稍有延时。

环路测试由LTE控制，若LTE＝H，则OUT1、OUT2内部短接到对应的AIN、BIN，此时NRZ0应为NRZi，但延后8个时钟周期左右。

CP3为AIN、BIN相加波形，供收端提取时钟用。

（四）实验电路工作原理

在实验系统中，电原理图如图12-4所示。

采用了UA01（SC22103专用芯片）实现AMI／HDB3的编译码实验，在该电路模块中，没有采用复杂的线圈耦合的方法来实现HDB3码字的调试，而是采用UA02A（TL084）对HDB3的输出进行变换。

图12－3HDB3译码工作波形

图3HDB3编译码电原理图

输入的码流由UA01的1脚在2脚时钟信号的推动下输入，HDB3和AMI由KA01选择。

编码之后的结果在UA01的14、15脚输出。

而后在电路上直接由UA01的11、13脚返回，再由UA03进行译码。

正确译码之后TPA01和TPA07的波形应一致，但由于HDB3的编译码规则较复杂，当前的输出HDB3码字可能和前4个码字有关，因而HDB3的编译码时延较大。

AMI和HDB3的选择可通过KA01设置，当KA01设置在1－2状态时，UA01完成AMI编译码过程；当KA01设置在2－3状态时，UA01完成HDB3编译码过程。

AMI／HDB3的编译码工作波形如图12-5所示。

（为了便于说明，编码电路各波形的时延都已略去）

三.实验内容

1.AMI/HDB3码型变换编码观察实验

2.AMI/HDB3码型变换译码观察实验

四.实验步骤

（1）按下按键开关：

K02、K03、KA00

（2）跳线开关设置：

KA01置1–2，进行AMI编译码实验；先将KA02置1–2、KA03置1-2，测量TPA01—TPA05的波形；再将KA02置2–3、KA03置2–3，形成自环译码，测量TPA06、TPA07的波形。

（3）将KAO1置2-3，进行HDB3编译码实验；先将KA02置1–2、KA03置1-2，测量TPA01—TPA05的波形；再将KA02置2–3、KA03置2–3，形成自环译码，测量TPA06、TPA07的波形。

图12-5AMI／HDB3的编译码工作波形

五.测量点说明

TPA01：

发端数字基带信码输入，码型为：

0101。

TPA02：

发端64KHzHDB3编码的工作时钟输入。

TPA03：

AMI/HDB3编码时的OUT1输出波形。

TPA04：

AMI/HDB3编码时的OUT2输出波形。

TPA05：

HDB3/HDB3编码输出波形。

TPA06:

误码检测输出，正常工作时为低电平。

TPA07:

收端译码数字基带信码输出，码型同TPA01，波形有延时。

六.实验报告要求

1.根据实验结果，画出AMI/HDB3编译码电路的测量点波形图，在图上标上相位关系。

2.根据实验结果，阐述其工作过程。

3.写出AMI/HDB3编译码的工作过程。

实验三FSK调制解调实验

一.实验目的

1.理解FSK调制的工作原理及电路组成。

2.理解利用锁相环解调FSK的原理和实现方法。

二.实验电路工作原理

图1FSK调制解调电原理框图

数字频率调制是数据通信中使用较早的一种通信方式。

由于这种调制解调方式容易实现，抗噪声和抗衰减性能较强，因此在中低速数据传输通信系统中得到了较为广泛的使用。

数字调频又可称作移频键控FSK，它是利用载频频率变化来传递数字信息。

数字调频信号可以分为相位离散和相位连续两种情形。

若两个振荡频率分别由不同的独立振荡器提供，它们之间相位互不相关，这就叫相位离散的数字调频信号；若两个振荡频率由同一振荡信号源提供，只是对其中一个载频进行分频，这样产生的两个载频就是相位连续的数字调频信号。

本实验电路中，由实验一提供的载频频率经过本实验电路分频而得到的两个不同频率的载频信号，则为相位连续的数字调频信号。

（一）FSK调制电路工作原理

FSK调制解调电原理框图，如图9-1所示；图9-2是它的调制电路电原理图。

输入的基带信号由转换开关K904转接后分成两路，一路控制f1=32KHz的载频，另一路经倒相去控制f2=16KHz的载频。

当基带信号为“1”时，模拟开关1打开，模拟开关2关闭，此时输出f1=32KHz，当基带信号为“0”时，模拟开关1关闭，模拟开关2开通。

此时输出f2=16KHz，于是可在输出端得到已调的FSK信号。

电路中的两路载频（f1、f2）由内时钟信号发生器产生，经过开关K901，K902送入。

两路载频分别经射随、选频滤波、射随、再送至模拟开关U901∶A和U901∶B（4066）。

（二）FSK解调电路工作原理

FSK集成电路模拟锁相环解调器由于性能优越，价格低廉，体积小，所以得到了越来越广泛的使用。

解调电路电原理图如图9-3所示。

FSK集成电路模拟锁相环解调器的工作原理是十分简单的，只要在设计锁相环时，使

它锁定在FSK的一个载频f1上，对应输出高电平，而对另一载频f2失锁，对应输出低电平，那末在锁相环路滤波器输出端就可以得到解调的基带信号序列。

FSK锁相环解调器中的集成锁相环选用了CD4046。

压控振荡器的中心频率设计在32KHz。

图9-3中R924、R925、CA901主要用来确定压控振荡器的振荡频率。

R929、C904构成外接低通滤波器，其参数选择要满足环路性能指标的要求。

从要求环路能快速捕捉、迅速锁定来看，低通滤波器的通带要宽些；从提高环路的跟踪特性来看，低通滤波器的通带又要窄些。

因此电路设计应在满足捕捉时间前提下，尽量减小环路低通滤波器的带宽。



当输入信号为16KHz时，环路失锁。

此时环路对16KHz载频的跟踪破坏。

可见，环路对32KHz载频锁定时输出高电平，对16KHz载频失锁时就输出低电平。

只要适当选择环路参数，使它对32KHz锁定，对16KHz失锁，则在解调器输出端就得到解调输出的基带信号序列。

关于FSK调制原理波形见图9-4所示。

三.实验内容

测试FSK调制解调电路TP901—TP909各测量点波形，并作详细分析。

1．按下按键开关：

K01、K02、K900。

2．跳线开关设置：

K9012–3、K9022–3。

K9041–2、2KHz的伪随机码，码序列为：

1111

K9042–3、8KHz方波。

做FSK解调实验时，K9041–2、K9031–2。

3．在CA901插上电容，使压控振荡器工作在32KHz，电容在1800Pf~2400Pf之间。

4．注意选择不同的数字基带信号的速率。

有1111码（2KHz）、1010交替码（8KHz）。

由信号转接开关K904进行选择。

5．接通开关K906“2”和“3”脚，输入FSK信号给解调电路，注意观察“1”“0”码内所含载波的数目。

6．观察FSK解调输出TP907～TP909波形，并作记录，并同时观察FSK调制端的基带信号，比较两者波形，观察是否有失真。

图9-4FSK调制原理波形图

四.测量点说明

TP901：

32KHz载频信号，由K901的1和2相连，可调节电位器W901改变幅度。

TP902：

16KHz载频信号，由K902的1和2相连，可调节电位器W902改变幅度。

TP903：

作为F=2KHz或8KHz的数字基带信码信号输入，由开关K904决定。

K904

的1和2相连：

码元速率为2KHz的1111码；K904的2和3相连：

码元速率为8KHz的10101010码。

TP904：

32KHz基带FSK调制信号输出。

TP905：

16KHz基带FSK调制信号输出。

TP906：

FSK调制信号叠加后输出，送到FSK解调电路的由输入开关K905控制。

TP907：

FSK解调信号输入。

由FSK解调电路的输入开关K906的2和3脚接入

TP908：

FSK解调电路工作时钟，正常工作时应为32KHz左右，频偏不大于2KHz，若有偏差，可调节电位器W903或W904和改变CA901的电容值。

TP909：

FSK解调信号输出，即数字基带信码信号输出，波形同TP905。

五.讨论思考题

1.画出测试点的各点波形。

2.写出改变CD4046的哪些外围元件参数对其解调正确输出有影响?

3.采用锁相环解调时，其输出信号序列和发送信号序列相比有否产生延迟?

实验四二相BPSK（DPSK）调制解调实验

一.实验目的

1.掌握二相BPSK（DPSK）调制解调的工作原理及电路组成。

2.了解载频信号的产生方法。

3.掌握二相绝对码和相对码的码变换方法。

二.实验电路工作原理

（一）调制实验

在本实验中，绝对移相键控（PSK）是采用直接调相法来实现的，也就是用输入的基带信号直接控制已输入载波相位的变化来实现相位键控。

图10-1是二相PSK（DPSK）调制器电路框图。

图10-2是它的电原理图。

PSK调制在数字通信系统中是一种极重要的调制方式，它的抗干扰噪声性能及通频带的利用率均优先于ASK移幅键控和FSK移频键控。

因此，PSK技术在中、高速数据传输中得到了十分广泛的使用。

下面对图10-2中的电路作一分析。

1.载波倒相器

模拟信号的倒相通常采用运放作倒相器，电路由U304等组成，来自1.024MHz载波信号输入到U304的反相输入端2脚，在输出端即可得到一个反相的载波信号，即π相载波信号。

为了使0相载波和π相载波的幅度相等，在电路中加了电位器W302。

2.模拟开关相乘器

对载波的相移键控是用模拟开关电路实现的。

0相载波和π相载波分别加到模拟开关1：

U302：

A的输入端（1脚）、模拟开关2：

U302：

B的输入端（11脚），在数字基带信号的信码中，它的正极性加到模拟开关1的输入控制端（13脚），它反极性加到模拟开关2的输入控制端（12脚）。

用来控制两个同频反相载波的通断。

当信码为“1”码时，模拟开关1的输入控制端为高电平，模拟开关1导通，输出0相载波，而模拟开关2的输入控制端为低电平，模拟开关2截止。

反之，当信码为“0”码时，模拟开关1的输入控制端为低电平，模拟开关1截止。

而模拟开关2的输入控制端却为高电平，模拟开关2导通。

输出π相载波，两个模拟开关的输出通过载波输出开关K303合路叠加后输出为二相PSK调制信号，如图10-3所示。

在数据传输系统中，由于相对移相键控调制具有抗干扰噪声能力强，在相同的信噪比条件下，可获得比其他调制方式（例如：

ASK、FSK）更低的误码率，因而这种方式广泛使用在实际通信系统中。

相对移相，就是利用载波相位的相对值来传递信息，也就是利用前后码元载波相位的相对变化来传递信息，所以也称为“差分移相”。

理论分析和实际试验证明：

在恒参信道下，移相键控比振幅键控、频率键控，不但具有较高的抗干扰性能，而且可更经济有效地利用频带。

所以说它是一种比较优越的调制方式，因而在实际中得到了广泛的使用。

图10-3模拟开关相乘器工作波形

DPSK调制是采用码型变换法加绝对调相来实现，既把数据信息源（如伪随机码序列、增量调制编码器输出的数字信号或脉冲编码调制PCM编码器输出的数字信号）作为绝对码序列{an}，通过差分编码器变成相对码序列{bn}，然后再用相对码序列{bn}，进行绝对移相键控，此时该调制的输出就是DPSK已调信号。

按键SW301，用来将D触发器Q端输出置“1”。

在绝对相移方式，由于发端是以两个可能出现的相位之中的一个相位作基准的。

因而在收端也必须有这样一个相同的基准相位作参考，如果这个参考相位发生变化（0相变π相或π相变0相），则恢复的数字信息就会发生0变1或1变0，从而造成错误的恢复。

在实际通信时参考基准相位的随机跳变是有可能发生的，而且在通信过程中不易被发现。

如，由于某种突然的骚动，系统中的触发器可能发生状态的转移，锁相环路稳定状态也可能发生转移，等等，出现这种可能时，采用绝对移相就会使接收端恢复的数据极性相反。

如果这时传输的是经增量调制的编码后话音数字信号，则不影响话音的正常恢复，只是在相位发生跳变的瞬间，有噪声出现，但如果传输的是计算机输出的数据信号，将会使恢复的数据面目全非，为了克服这种现象，通常在传输数据信号时采用二相相对移相（DPSK）方式。

DPSK是利用前后相邻码元对应的载波相对相移来表示数字信息的一种相移键控方式。

绝对码是以宽带信号码元的电平直接表示数字信息的，如规定高电平代表“1”，低电平代表“0”。

相对码（差分码）是用基带信号码元的电平和前一码元的电平有无变化来表示数字信息的，如规定：

相对码中有跳变表示1，无跳变表示0。

图10-5（a）是差分编码器电路，可用模二加法器延时器（延时一个码元宽度Tb）来实现这两种码的互相转换。

设输入的相对码an为1110010码，则经过差分编码器后输出的相对码bn为1011100，即bn=an⊕bn–1。

图10-5（b）是它的工作波形图。

图10-4PSK、DPSK编码波形

图10-5（a）差分编码器电路图10-5（b）工作波形

（二）解调实验

二相PSK（DPSK）解调器的总电路方框图如图10-6所示。

二相PSK（DPSK）的载波为1.024MHz，数字基带信号的码元速率有32Kbit/s。

从图10-6可见，该解调器由三部分组成：

载波提取电路、位定时恢复电路和信码再生整形电路。