多功能数字钟设计.docx
《多功能数字钟设计.docx》由会员分享，可在线阅读，更多相关《多功能数字钟设计.docx（14页珍藏版）》请在冰点文库上搜索。
多功能数字钟设计
多功能数字钟的报告
学生姓名：
专业班级：
声像0901
指导老师：
单位名称：
电子电气工程
一、设计要求
用中、小规模集成块来实现能显示时、分、秒及星期的数字电子钟，主要任务如下：
1、振荡电路产生1Hz的脉冲信号。
2、秒、分模块实现60进制计数。
3、时模块实现24进制计数。
4、星期模块实现8进制计数，跳过“7”显示“日”。
5、按键校正。
6、时分秒同步清零。
二、电路结构框图
三、模块分析
1、振荡模块
⑴振荡电路
555振荡器做振荡源一般用于精确度要求不高的场合，由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。
考虑到振荡频率的精确度与稳定性固采用晶振做为振荡源来实现振荡电路，使得时钟脉冲更稳定，时间走的更准，
⑵分频电路
分频器是针对晶振所产生的32768Hz而选择的，原理图中的分频电路采用两片双四分频器级连成16分频器实现的，分频电路将晶振所产生的32768Hz的频率分频后得到1Hz的时钟脉冲。
由于分频电路为16分频器，而我们只需要对32768Hz进行15分频（2
=32768）就可得到1Hz的时钟脉冲，固1Hz的时钟脉冲就应该从第二个双四分频器的8引脚输出，双四分频器选择74LS393集成芯片。
74LS393内部结构图
引脚功能及简单原理：
1CP、2CP:
时钟输入端，1CR、2CR:
异步清零端，1QA～1QD、2QA～2QD：
输出端；
当1CP、2CP为高电平“H”时，不管CP为什么状态，电路完成清零操作，当1CP、2CP为低电平“L”时，1CP、2CP在时钟脉冲下进行计数操作。
74S393内部单元结构
真值表：
计数
输出
QD
QC
QB
QD
0
L
L
L
L
1
L
L
L
H
2
L
L
H
L
3
L
L
H
H
4
L
H
L
L
5
L
H
L
H
6
L
H
H
L
7
L
H
H
H
8
H
L
L
L
9
H
L
L
H
10
H
L
H
L
11
H
L
H
H
12
H
H
L
L
13
H
H
L
H
14
H
H
H
L
15
H
H
H
H
2、校正模块
校正电路采用按键校正，按键的一端接上拉电阻为的是在不校正的时候防止悬空的门电路管脚不受外界的干扰，按键的另一端与地之间接10pf电容为的是防止按键抖动。
3、同步清零模块
计数器的清零端接和与门电路输出端相接（74LS08），根据与门电路的特性（即有0零出0，全1为1）只要给输入端一个相应的低高电平0，就可以在输出得到一个低电平0，和与门电路相接的计数器的清零端（CR）也就接收到一个低电平0，计数器进行清零操作。
4、计数器模块
采用同步十进制计数器来实现计数功能（74LS160）。
同步十进制计数器74LS160作用：
十进制计数，异步清零，同步制数，保持原态。
清零端
：
当
＝０时不管时钟端CP信号状态如何，都可完成清零功能。
预置数码端
：
为低电平时，在CP上升沿作用下，输出端QD-QA与数据输入端d1-d4一致。
160的计数是同步的，靠CP同时加在四个触发器上而实现的。
当
=
=CTT=CTP=1s时，在CP上升沿作用下QA-QD同时变化，开始计数。
计数满十，从CO端送出正跳变（↑）进位脉冲。
保持：
当
=
=1，CTP或CTT=0时，计数器处于保持状态。
图
功能表：
60进制计数器：
“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。
如图所示由74LS160构成的60进制计数器。
74LS160计数器并行进位则最大可实现100进制的计数器。
现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。
当计数器输出“AQ1BQ1CQ1DQ1、AQ2BQ2CQ2DQ2=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零。
24进制计数：
当计数器输出“AQ1BQ1CQ1DQ1、AQ2BQ2CQ2DQ2=0110、0000”时，通过门电路形成一个脉冲，使计数器归零。
7进制计数：
前面电路的清零方式都是同步清零方式（使用的是清零端），现在的这个电路使用的是异步清零方式（使用的是制数端），即当条件满足计数器输出“AQBQCQDQ=0110”时，只有在CP脉冲的作用下在能完成清零操作，如果两个条件都满足则通过门电路形成一个脉冲，使计数器归零。
5、译码驱动模块
译码驱动电路采用74LS47芯片来实现。
<1>74LS47译码驱动器原理：
译码为编码的逆过程，它将编码时赋予代码的含义“翻译”过来，实现译码的逻辑电路成为译码器。
译码器输出与输入代码有唯一的对应关系。
74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，表中列出了74LS47的真值表，表示出了它与数码管之间的关系。
〈2〉管脚功能介绍
：
试灯输入，是为了检查数码管各段是否能正常发光而设置的。
当（LT）＇=0时，无论输入A3，A2，A1，A0为何种状态，译码器输出均为低电平，若驱动的数码管正常，是显示8。
：
灭灯输入，是为控制多位数码显示的灭灯所设置的。
（BI）＇=0时。
不论LT＇和输入A3，A2，A1，A0为何种状态，译码器输出均为高电平，使共阳极7段数码管熄灭。
：
灭零输入，它是为了不希望显示0的熄灭而设定的。
当对每一位A3=A2=A1=A0=0时，本应显示0，但是在（RBI）＇=0作用下，使译码器输出全1。
其结果和加入灭灯信号的结果一样，将0熄灭。
：
灭零输出，它和灭灯输入（BI）＇共用一端，两者配合使用，可以实现多位数码显示的灭零控制。
功能表：
十进制数
输入
输入/输出
输出
显示字形
LT
RBI
A3A2A1A0
BI/RBO
abcdefg
0
1
1
0000
1
0000001
1
1
Ⅹ
0001
1
1001111
2
1
Ⅹ
0010
1
0010010
3
1
Ⅹ
0011
1
0000110
4
1
Ⅹ
0100
1
1001100
5
1
Ⅹ
0101
1
0100100
6
1
Ⅹ
0110
1
1100000
7
1
Ⅹ
0111
1
0011111
8
1
Ⅹ
1000
1
0000000
9
1
Ⅹ
1001
1
0001100
10
1
Ⅹ
1010
1
1110010
11
1
Ⅹ
1011
1
1100110
12
1
Ⅹ
1100
1
1011100
13
1
Ⅹ
1101
1
0110100
14
1
Ⅹ
1110
1
1110000
15
1
Ⅹ
1111
1
1111111
/
BI
Ⅹ
Ⅹ
ⅩⅩⅩⅩ
0
1111111
/
RBI
1
0
0000
0
1111111
LT
0
Ⅹ
ⅩⅩⅩⅩ
1
1111111
6、显示模块
七段数码显示器:
七段数码显示器有共阴共阳之分，实际中符号中带有HS-5101BS2A的为共阳，HS-5101BS2B为共阴。
Multisim仿真元器库中的七段数码显示器符号中SEVEN-SEG-COM—A的为共阳，SEVEN-SEG-COM—K为共阴。
（一般可用万用来表判别共阴或共阳管与之管脚所对应的显示部分）
2共阴与共阳管单个元件连接图：
星期显示：
实现跳过“7”显示“日”。
三、总的电路
四、心得体会
升级会员 