数字逻辑课程设计.docx

数字逻辑课程设计.docx

《数字逻辑课程设计.docx》由会员分享，可在线阅读，更多相关《数字逻辑课程设计.docx（19页珍藏版）》请在冰点文库上搜索。

数字逻辑课程设计

课程设计报告

课程名称数字逻辑课程设计

课题D触发器的设计

专业计算机科学与技术

班级计算机1002

学号201003010207

姓名唐自鸿

指导教师刘洞波陈华光陈多　　　　

2011年12月08日

课程设计任务书

课程名称数字逻辑课程设计

课题D触发器的设计

专业班级

学生姓名

学号

指导老师

审批

任务书下达日期：

2011年12月08日

任务完成日期：

2011年12月17日

目录

一．设计内容与要求-----------------------------------

二．系统分析--------------------------------------------

三．详细设计--------------------------------------------

四．总结--------------------------------------------------

五．附录（源代码）------------------------------------

一、设计内容与设计要求

1．设计内容：

本课程是一门专业实践课程，学生必修的课程。

其目的和作用是使学生能将已学过的数字电子系统设计、VHDL程序设计等知识综合运用于电子系统的设计中，掌握运用VHDL或者VerilogHDL设计电子系统的流程和方法，采用QuartusII等工具独立应该完成1个设计题目的设计、仿真与测试。

加强和培养学生对电子系统的设计能力,培养学生理论联系实际的设计思想，训练学生综合运用数字逻辑课程的理论知识的能力，训练学生应用QuartusII进行实际数字系统设计与验证工作的能力，同时训练学生进行芯片编程和硬件试验的能力。

题目一4线-16线译码器电路设计；

题目二16选1选择器电路设计；

题目三4位输入数据的一般数值比较器电路设计

题目四10线-4线优先编码器的设计

题目五8位全加器的设计

题目六RS触发器的设计；

题目七JK触发器的设计；

题目八D触发器的设计；

题目九十进制同步计数器的设计；

题目十T触发器的设计；

每位同学根据自己学号除以10所得的余数加一，选择相应题号的课题。

参考书目

1 

EDA技术与VHDL程序开发基础教程

雷伏容,李俊,尹霞 

清华大学出版社 

978-7-302-22416-7 

2010 

TP312VH/36

2 

VHDL电路设计技术

王道宪贺名臣_刘伟 

国防工业出版社 

7-118-03352-9 

2004 

TN702/62

3 

VHDL实用技术

潘松,王国栋 

7-81065 

7-81065-290-7 

2000 

TP312VH/1

4 

VHDL语言100例详解

北京理工大学ASIC研究所 

7-900625 

7-900625-02-X 

1999 

TP312VH/3

5 

VHDL编程与仿真

王毅平等 

人民邮电出版社 

7-115-08641-9 

2000 

73.9621/W38V

6 

VHDL程序设计教程

邢建平_曾繁泰 

清华大学出版社 

7-302-11652-0 

2005 

TP312VH/27/3

7 

VHDL电路设计

雷伏容 

清华大学出版社 

7-302-14226-2 

2006 

TN702/185

2．设计要求：

●课程设计报告规范

课程设计报告应包含如下几个部分

1）功能描述

说明设计器件的功能，包括真值表（功能表），函数表达式，逻辑电路图

2）详细设计

按照VHDL语言开发流程写出整个开发的详细过程，可以根据如下步骤适当导出程序，程序界面截图到课程设计报告对应模块。

3）调试分析以及设计体会

a.仿真或程序下载调试（附界面截图）。

b.设计过程中遇到的问题以及解决问题的方法。

c.课程设计过程经验教训、心得体会。

4）书写格式

见附带说明。

5）附录

a.参考书目

b.源程序清单（带注释）

●考核方式

指导老师负责验收程序的运行结果，并结合学生的工作态度、实际动手能力、创新精神和设计报告等进行综合考评，并按优秀、良好、中等、及格和不及格五个等级给出每位同学的课程设计成绩。

具体考核标准包含以下几个部分：

1）平时出勤（占10%）

2）系统需求分析、功能设计、数据结构设计及程序总体结构合理与否（占10%）

3）程序能否完整、准确地运行，个人能否独立、熟练地调试程序（占40%）

4）设计报告（占30%）

5）注意：

不得抄袭他人的报告（或给他人抄袭），一旦发现，成绩为零分。

6）独立完成情况（占10%）。

●课程设计验收要求

7）运行所设计的系统。

8）回答有关问题。

9）提交课程设计报告纸质稿。

10）提交源程序或设计报告文档电子稿。

11）依内容的创新程度，完善程序情况及对程序讲解情况打分。

二、进度安排

上机时间：

十五周周五14:

00-18:

00

十六周周二14:

00-18:

00

十六周周五14:

00-18:

00

附带说明：

课程设计报告装订顺序：

封面、任务书、目录、正文、评分、附件（程序清单）。

正文的格式:

一级标题用3号黑体,二级标题用四号宋体加粗,正文用小四号宋体;行距为22。

正文的内容:

一、课题的主要功能；二、详细设计；三、程序调试；四、总结；五、附件（所有程序的原代码，要求对程序写出必要的注释）。

二、系统分析

1.D触发器的功能

状态转移

用表格的形式描述触发器在输入信号作用下，触发器的下一个稳定状态（次态）Qn+1与触发器的原稳定状态（现态）Qn和输入信号状态之间的关系。

真值表

Set

Reset

D

CK

Qn

Qn+1

0

1

0

_

1

0

1

0

1

_

0

1

1

1

1

1

1

1

1

0

0

0

2.D触发器的状态方程

Qn+1=D

3.逻辑电路图

CP

三、详细设计

1、打开QuartusⅡ软件，建立一个新的工程：

（1）如图1-1所示，运行QuartusII软件。

2）单击菜单File\NewProjectWizard..

3）输入工程的路径、工程名以及顶层实体名。

4）单击Next>按钮，本实验没有包含已有文件，单击Next>按钮。

5）设置我们的器件信息。

6）单击Next>

2、建立VerilogHDL文件：

1）单击File\New菜单项，选择弹出窗口中的VerilogHDLFile项，单击OK按钮以建立打开空的VerilogHDL文件。

2）在编辑窗口输入VerilogHDL源文件并保存实体名，文件名必须和保存的顶层实体名必须一致。

3）编译工程

单击Processing/StartCompliation开始编译，编译过程可能出现若干错误信息，参考提示原因改正程序直到完全正确能够进行编译为止。

3、建立矢量波形文件

1）单击File/New命令，在弹出的窗口中找到otherfile中的VactoeWaveformFile项打开矢量波形窗口。

2）双击窗口左边的空白区域，单击Edit/EndTime设置时钟频率，单击Edit/InsertNodeandBus对话框。

3）单击NodeFinder按钮，打开以下对话框，选择Filter下列表中的Pins:

all，并点击List按照以下列出的所有端口，通过>>按钮把这些端口加入到右面的窗口中，单击OK完成端口的添加

4）回到波形编辑窗口，对所有输入端口设置输入波形，具体可以通过左边的工具栏，

或通过对信号的单击鼠标哟见的弹出式菜单中完成操作，最后保存次波形文件。

4、进行功能仿真

1）单击Assignments\Settings..,在弹出对话框将Simiulationmode设置为Functional,即功能仿真。

指定仿真波形文件后单击OK完成设置。

2）单击Processing\GenetateFunctionalSimulationNetlist以获得功能仿真网络表。

3）单击Processing\StartSimulation进入仿真页面。

5、进入时序仿真

如果功能仿真无误，可以进入时序仿真，时序仿真是增加了相关延迟的仿真，是最接近实际情况的仿真。

1）单击Assignments\Settings,在弹出对话框中将Simulationmode设置为Timeing即时仿真。

指定仿真波形文件后单击OK完成设置。

2）单击Processing\StartSimulation进入到仿真界面。

6、器件的下载

（一）指定器件引脚：

单击Assignments\AssingnmentsPlns为每一个引脚赋值

当我们分配引脚完成后，选择File􀃆Save菜单，将创建的图形文件保存。

选择Tools􀃆CompilerTool菜单，出现如图1-10所示的编辑工具界面。

点击“Start”按钮开始对此工程进行逻辑分析、综合适配、时序分析等。

（二）分配引脚及下载到开发板芯片

如果设计正确则如图1-10所示完全通过各种编译，如果有错误则返回图形编辑工作区域进行修改，直至完全通过编译为止。

图1-10编辑工具界面

（1）选择Assignments􀃆AssignmentEditor菜单，在如图1-11所示的AssignmentEditor窗口中选择Pin标签页，在Edit中选择输入/输出引脚及对应的CPLD引脚

（2）引脚分配完成后，选择Tools􀃆CompilerTool菜单，在如图1-10所示的编辑工具界面中点击“Start”按钮，对此工程进行逻辑分析、综合适配、时序分析等。

完成后可选择Assignments􀃆TimingClosureFloorplan菜单，观察引脚分配的结果。

经过编辑后会生成可以配置到CPLD的POF文件，此时就可以将设计配置到芯片中。

（3）使用TDN-CM++实验系统及CPLD开发板，如图1-12所示进行实验接线，将下载电缆插入CPLD开发板的JTAG下载接口中。

仔细检查确保接线无误后打开电源。

（4）在QuartusII软件中，选择Tools􀃆Programmer菜单，出现如图1-13所示的编程配置界面。

点击“AddFile”按钮添加需要配置的POF文件，选中Program/Configure，点击“Start”按钮就可以对芯片进行配置。

1、新建工程（如图）

2、保存并编辑源程序

Newprojectwizard

3、编译并检测原程序

Compiertool

ReportandStartcompilation

4、模拟前的准备工作制作网表（Netlist）

5、设置波形图（VectorWaveformFile）

6、时序模拟Edit（endtime）

7、edit（Insert/insertnoteandbus..）

然后在点击NodeFinder…

8、SimulatorTool

9

9、Report

10、配置引脚（Assignments/Assignmentspins）

三、调试程序

问题以及解决问题的方法：

调试程序时程序有很多错误，主要是文件名、实体名和触发器的顶级实体名不一致导致程序进行StartCompliation错误，改正就好了。

四．总结

通过一个星期的的课设，虽然比较累但也学到一些知识：

1、触发器是数字系统中非常重要的器件，它应用于有记忆功能的逻辑电路之中。

不同的触发器在状态的变化有不同的动作特点，用VerilogHDL语言描述时，需要分析真值表，掌握其触发方式，结合触发器本身的特点充分应用if语句，让程序简单易读。

2、D触发器只有一个激励端，D触发器具有存储的特性，在每一个触发脉冲作用后，输出将激励端（D端）信号保存起来，因此D触发器常作为数据寄存器。

这一点在程序的设计中叶应该特别注意。

3、在程序的编写过程中，我们应该首先分析各个端口的优先级顺序，这一点就可以利用if语句首先进行判断。

这一点是用VHDL语言进行设计数字逻辑电力的共同点，是我们学习过程中必须掌握的内容。

在此次课设中，我们将课本理论知识与实际应用联系起来。

按照书本上的知识和老师教授的方法，首先分析此次实验设计的任务和要求，然后按照分析的结果进行实际操作，检测和校正，再进一步完善电路.通过这次的电路设计，我们加深了对课本知识的认识理解，对电路设计方法和实际电路连接也有了一定的初步认识。

总之，从此次实验我获益很多。

计算机与通信学院课程设计评分表

课题名称：

项目

评价

设计方案的合理性与创造性

设计与调试结果

设计说明书的质量

答辩陈述与回答问题情况

课程设计周表现情况

综合成绩

教师签名：

日期：