数字逻辑模拟试题.docx

1、数字逻辑模拟试题数字逻辑模拟试题一单项选择题 1表示任意两位无符号十进制数至少需要（ ）二进制数。A 6 B7 C8 D92余 3码 10001000对应 的 2421码为（ ）。A 01010101 B.10000101 C.10111011 D.111010113下列四个数中与十进制数（ 72）10 相等的是 （ ）A（01101000）2 B. （01001000）2C.（01110010）2 D. （01001010）24某 集成电 路 芯片，查手册 知其最 大输出 低电 平UoLmax =0.5V，最大输入低电平 UlLmax =0.8V，最小输出 咼电平UoHmi n= 2.7V，

2、最小输入高电平 UlHmi n= 2.0V，则 其高电平噪声容限Unh=（ ）5 标准或-与式是由（ ）构成的逻辑表达式。A 与项相或 B.最小项相或 C.最大项相与D.或项相与6.根据反演规则，F ACCDEE的反函数为（）。A. F AC C(DE)EB.FACc(DE)EC. F (AC CDE)ED.FACC(De)E7、对于TTL或非门多余输入端的处理，不可以（ ）（A、接电源 B、通过0.5k Q电阻接地C、接地 D、与有用输入端并联8下列四种类型的逻辑门中，可以用（ ）实现三种基本逻辑运算。A.与门 B.或门 C.非门 D.与非门9.将D触发器改造成T触发器，图1所示电路中的虚

3、线框内应是（）。A.或非门 B.与非门 C.异或门 D.同或门10.以下电路中可以实现线与功能的有（ ）。A. 与非门 B.三态输出门 C.传输门 D.漏极开路门11 要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（）。A. JK=00 B. JK=01 C. JK=10 D. JK=1112设计一个四位二进制码的奇偶校验器，需要（ ）个异或门。A . 2 B. 3 C. 4 D. 513.相邻两组编码只有一位不同的编码是 （）A. 2421BCD码 B.8421BCD码 C.余 3 码 D.循环码14下列电路中，不属于时序逻辑电路的是 （）A.计数器 B.全加器 C.寄存器 D.

4、RAM15.个4位移位寄存器，现态为0111,经右移1位后其次态为 ( )A. 0011 或 1011 B.1101 或 1110C.1011 或 1110 D.0011 或 111116.为了将正弦信号转换成与之频率相同的脉冲信号，可采 用( )A.多谐振荡器 B. 移位寄存器C. 单稳态触发器 D. 施密特触发器17个6位地址码、8位输出的ROM其存储矩阵的容量为( )bit.A. 64 X 8 B.48 C.256 D.818.某8位DAC当输入全为1时，输出电压为5.10V，当输入D= (10000000) 2时，输出电压为( )A. 5.10V B.2.56V C.1.28V D.

5、都不是19. PROM是一种 编程逻辑器件。()A.与阵列可编程、或阵列固定的B.与阵列固定、或阵列可编程的C.与、或阵列固定的 D. 与、或阵列都可编程的20. ROM不能用于 。A.函数运算表 B. 存入程序C.存入采集的动态数据 D. 字符发生器 二多项选择题1逻辑函数F=AB和G=A O B满足关系（ ）。A. F G B. F G c. F G D. F G 12函数 F（A, B,C） m（1,2,3,6）,G（A, B,C） m（0,2,3,4,5,7）,则F和G相与”的结果是（ ）。A. m2 m3 B. 1 C. AB D. AB3设两输入或非门的输入为x和y，输出为z ,当

6、z为低电平时，有（ ）。A. x和y同为高电平； B. x为高电平，y为低电平；C. x为低电平，y为高电平； D . x和y同为低电平.4.组合逻辑电路的输出与输入的关系可用（ ）描述。A .真值表 B.流程表 C .逻辑表达式 D.状态图5.TTL电路在正逻辑系统中，以下输入中（）相当于接1。A.悬空 B. 通过3k Q电阻接电源C.通过3k Q电阻接地 D. 通过510 Q电阻接地三填空题1数字逻辑电路可分为组合和 两大类。2用与、或、非等运算表示函数中各个变量之间逻辑 关系的代数式叫 。3 .四变量逻辑函数的标准与或式为F(a,b,c,d)=刀 m(0,2,3,4,6,8,9,11,1

7、3) ，其标准或与式为 ，它的反函数的标准与或式为 。4. 三态逻辑门输出有三种状态： 0态、1 态和 。5.在组合逻辑电路中，当输入信号改变状态时，输出端 可 能 出 现 的 虚 假 过 渡 干 扰 脉 冲 的 现 象 称 为6.根据需要选择一路信号送到公共数据线上的电路叫 。7.16 个触发器构成计数器，该计数器可能的最大计数模值是 。8. 触发器按功能分可分为 RS、D 、JK 、T 和 。9 某计数器的输出波形如图 1所示，该计数器是 制计数器。图110 Moore型时序逻辑电路的输出仅仅取决于 而不受电路当时的输入信号影响或没有输 入变量。11对于一个频率有限的模拟信号，设其最高频率

8、分量的频率为fmax，在取样后为了无失真地恢复原始输入信号频谱，取样时必须满足取样频率：fs 。12.为了构成8K X 16bit的RAM，需要 片1K X8bit的RAM，地址线的高 位作为地址译码的输入，地址译码使用的是 线一线译码器。13.在A/D转换中，最小量化单位为，如果使用四舍五入法，最大量化误差为 _，如果使用只舍不入法，最大量化误差为。14.10位A/D转换器中，已知输出为258H时，对应的输入 电压为1.2V，则当输入的电压为1.8V时，输出的数字量是 Ho15.74LS138是3线-8线译码器，译码输出为低电平有效，若输入 A2A1A0=100 时，输出 丫7丫6丫5丫4丫

9、3丫2丫1丫0 = o16.8线7线优先编码器74LS148的优先权顺序是丨7，16, ?|1，Io，输入低电平有效，输出 “丫1 Y0为二进制反码输出。当 |7|6| 5|4|3|2|1|0 为 11010101 时，输出 丫2 丫1 丫0= o四、分析题1 用图形法将下列逻辑函数化成最简 与或”式F(A,B,C, D)=刀 m(Q 2, 4, 5, 6, 7, 12)+ 刀 d(8 10) 2 分析图中所示电路的逻辑功能。列出真值表，写出 电路输出函数S的逻辑表达式。3、分析图中所示的组合逻辑电路，要求:(1)写出输出丫1、丫2的表达式。(2)列出真值表(3)说明电路逻辑功能AC4 根据图

10、中所示4选1数据选择器实现的组合电路， 写出输出E表达式并化成最简 与或”表达式。c d cd图45、时序电路如图所示，写出各触发器的驱动方程、该 电路的状态方程，并画出状态转换图，说明电路功能（设 各触发器的初态均为0）。6、电路如图所示，已知CP端输入脉冲的频率为10kHz, 试分析当输入控制信号 A, B, C, D , E, F, G, H , I 分别为低电平时，丫端输出的脉冲频率各为多少？并说 明电路的逻辑功能。BI五、设计题1 在举重比赛中，有甲、乙、丙三位裁判，其中甲为 主裁判，当两位或两位以上裁判（其中必须包括主裁 判在内）认为运动员上举合格，才可发出合格信号， 用最少的与非

11、门设计满足上述要求的组合逻辑电路。2、试用PLA设计一个满足以下要求的译码电路。该电 路输入信号DCBA为4位二进制码。输出信号丫1、丫2、 丫3在下列几种情况下有确定的状态：1当DCBA所对应的十进制数为 13时，丫1=1，丫2=丫3=0 ；2当DCBA所对应的十进制数为 68时，丫2=1，丫1=丫3=0 ；3当DCBA所对应的十进制数为 1113时，丫3=1，丫1=丫2=0。A丫1B译丫2C器丫3D3用同步四位二进制计数器74161构成初始状态为0100 的七进制计数器。画出状态转换图和连线图。4用同步四位二进制计数器74160构成48进制的计数 器。画出状态转换图和连线图。5、用八选一数

12、据选择器74HC151设计一个函数发生器 电路，S1、S2为控制端，A、B为逻辑变量输入端，丫为 函数发生器输出端，要实现的功能如图所示。S JY00AB014 + Bi0ABi1A6、图（a）是一个序列信号产生电路的框图，其输出 L 与时钟脉冲CP的波形如图（b）所示。试用边沿D触 发器和中规模组合逻辑器件设计该时序电路。l HJ-TT1 LlTT(C )各电L2 和 L3(b)六、作图题1图中（d）所示A、B、C信号为图（a）、（b） 路的输入波形。分析电路，试对应画出 L1、 的输出波形。VCCABAB(0TB(d)2、触发器电路及输入信号的波形如图所示， 试分别画出D触发器的Q和Q1的波形。3由集成定时器555的电路如图7所示，请回答下 列问题。(1)构成电路的名称;(2)已知输入信号波形Ui ,画出电路中uo的波形(标 明uo波形的脉冲宽度)；67TH OUTTR 555GND CO5DISC+6V 0.0 IgF