计算机组成原理自测练习题.docx

1、计算机组成原理自测练习题计算机组成原理自测题一.填空1.十进制数132.75对应的十六进制数是_80.c_。2.用1位奇偶校验能检测出一位主存错误的百分比是_100%_。3.微机的发展以_微处理器_技术为标志。4.X补=X0X1X2Xn(n为整数)，它的模是_2n+1_。5.n+1位的定点小数，其补码表示的是_-1=X=-2n_。6.间接寻址第一次访问内存所得到的是操作数的有效地址，该地址经系统总线的_数据总线_传送到CPU。7.为了缩短指令中某个地址段的位数，有效的方法是采取_立即寻址_。8.与本指令的地址有关的寻址方式是_相对寻址_。9.补码定点整数0101 0101左移2位后的值是_01

2、010100_。10.采用原码一位乘法计算XY时，当乘数Yi为1时，_被乘 1*1.5原部分积*相加后右移一位_。11.在浮点数中，当数的绝对值太大，以至于超过机器所能表示的数据时，称为浮点数_上溢或正溢_。12.设某浮点数共12位。其中阶码含1位阶符共4位，以2为底，补码表示；尾数含1位数符共8位，补码表示。规格化，则该浮点数所能表示的最大正数是_27-1_。13.计算机的存储系统是指_Cache,主存，外存，三级存储结构_。14.单地址指令是指_既能对但操作数进行加工处理，也能在隐含约定一个操作数，对操作数进行运算_。15.某DRAM芯片的存储容量为512K8位，该芯片的地址线和数据线数目

3、分别为_19,8_。16.EPROM是_可以改写的，但不能做随机存储器_的存储设备。17.使用存储容量为16K1位的存储器芯片来组成一个64K8位的存储器，则在字方向扩大了_4_倍，在位方向上扩展了_8_倍。18.Cache一般采取_随机存取_存取方式。19.执行一条一地址的加法指令共需_2_次访问主存(含取指令)。20.RISC思想主要基于的是_减少指令的复杂程度_。21.在三级存储体系结构中，主存与Cache之间的信息调度过程，对_操作系统_是不透明的。22.在Cache的随机替换法、先进先出法、后进先出法、近期最少使用法等几种算法中，一般说来_近期最少使用法_的速度最快。23.假设某CP

4、U为n比特，这里的n是指_数据总线的数量_。24.控制器的全部功能是_从组成中取出指令，分析指令，产生有关的操作控制信号_。25.在取指令周期中,是按照_程序计数器，PC指令计数器_的内容访问主存,以读取指令的。26.在微过程控制中，把操作控制信号编成_微指令_。27.CPU是通过_总线类型_来识别信息是地址还是数据的。28.计算机的外围设备是指_除了CPU和内存以外的其他设备_。29.按不同的数据传送格式，可将外围接口划分为并行接口和串行接口两类。30.DMA数据传送是以_数据库_为单位。31.寄存器的内容为11111111，它等于+127，则为_移_码。32.每个存储单元都有一个编号，该编

5、号称为_地址_。33.动态DRAM最基本的特点是_每隔一定时间需要刷新一次_。34.两个补码表示的数相加，符号位参加运算，且两数和的补码等于两数_补码_之和。35.有符号数的移位叫_算术_移位。36.对阶的原则是_小阶向大阶看齐_。37.假定指令中地址码所给出的是操作数的有效地址，则该指令采用_直接_寻址方式。38.相对指令完成的功能而言，一个部件能够完成的基本操作，称为_微操作_。39.采用同步控制的目的是_简化时序控制_。40.计算机最基本的输入和输出设备是_键盘是显示器_。41.存储器主要用来存放_程序和数据_。42.冯诺依曼机的工作方式的基本特点是_按地址访问并顺序执行指令_。43.完

6、整的计算机系统应包括_硬件系统和软件系统_。44.计算机中一个字的长度都是16位，这个说法_错误_。45.指令流通常是_从主存流向控制器_。46.在7位信息码0110101的低位分别增设偶校验位和奇校验位后的代码是_01101010_和_01101011_。47.在原码、反码、补码中，对真值0表示形式唯一的机器数是_补码和移码。48.9位原码(含1位符号位)能表示的数据个数是_511_。49.X补=X0.X1X2Xn(n为整数)，它的模是_2_。50.定点小数反码X反=0.X1Xn表示的数值范围是_-1+2n=xEY MY右移三位EY+3得Y浮点数=0.000101*26 。2.尾数求和： M

7、X 0.111000 MY +0.000101 0.111101 3.尾数规格化 MC=0.111101*264.舍入。尾数未超过规范围，无须做舍入处理。5.判断是否一处，符号位00，无溢出。3.何谓DMA方式?DAM控制器可采用哪几种方式分时使用内存?DMA是一种完全由硬件进行I/O数据交换的工作方式。DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而是直接在内存和I/O设备之间进行。DMA控制使用三种方式与CPU分时使用内存。(1)停止CPU访问内存。当外设要求传送一批数据时，由DMA控制器发出一个停止信号给CPU，DMA控制器获得总线控制权后开始进行数据传送。一批数据传送

8、完毕后，DMA控制器通知CPU可以使用内存，并把总线控制权交还给CPU。(2)周期挪用。当I/O设备没有DMA请求时，CPU按程序要求访问内存，一旦DMA控制器访存，则I/O设备挪用一个或几个周期。(3)DMA与CPU交替访问内存。一个CPU周期可分为2个周期，一个专供DMA控制器访存，另一个专供CPU方存。不需要总线使用权的申请、建立和归还过程。4.在数据交换过程中，DMA接口有哪些功能？画出DMA工作过程的流程图(不包括预处理和后处理)。在数据交换过程中，DMA接口的功能有：(1)向CPU提出总线请求信号。(2)当CPU发出总线响应信号后，接管对总线的控制。(3)向存储器发地址信号，并能自

9、动修改地址指针。(4)向存储器发读/写控制信号，进行数据传送。(5)修改字计数器，并根据传送字数判断DMA传送是否结束。(6)发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。 DMA工作过程流程图如下：5.设刷存的总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。若显示工作方式采用分辨率为1024768，颜色深度为3B，帧频(刷新速率)为72Hz，计算刷存总带宽。带宽=分辨率*颜色深度*帧频=1024*768*3*72=16588kb=162M,总带宽=162*100/50=312M6.某计算机采用微程序控制器设计，已知每条机器指令的执行过程均可分成8条微指令组成的微程序，该机指令系统采用6位定长操作码格式，控制器至少能容纳多少条微指令？26*8=5127. CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为25ns，求cache/主存系统的效率和平均访问时间。h=1900/（1900+100）=0.95主存：r=250/50=5效率=1/(5+(1-5)*0.95)=83.3%时间 50/0.833=60ns