计算机组成原理自测练习题.docx

计算机组成原理自测练习题.docx

《计算机组成原理自测练习题.docx》由会员分享，可在线阅读，更多相关《计算机组成原理自测练习题.docx（13页珍藏版）》请在冰点文库上搜索。

计算机组成原理自测练习题

《计算机组成原理》自测题

一.填空

1.十进制数132.75对应的十六进制数是___80.c__。

2.用1位奇偶校验能检测出一位主存错误的百分比是_100%_。

3.微机的发展以_微处理器__技术为标志。

4.[X]补=X0X1X2…Xn（n为整数），它的模是__2n+1_。

5.n+1位的定点小数，其补码表示的是___-1<=X<=-2n__。

6.间接寻址第一次访问内存所得到的是操作数的有效地址，该地址经系统总

线的___数据总线_传送到CPU。

7.为了缩短指令中某个地址段的位数，有效的方法是采取_立即寻址__。

8.与本指令的地址有关的寻址方式是__相对寻址___。

9.补码定点整数01010101左移2位后的值是___01010100______。

10.采用原码一位乘法计算X×Y时，当乘数Yi为1时，_被乘1*1.5原部分积*相加后右移一位___。

11.在浮点数中，当数的绝对值太大，以至于超过机器所能表示的数据时，

称为浮点数__上溢或正溢__。

12.设某浮点数共12位。

其中阶码含1位阶符共4位，以2为底，补码表示

；尾数含1位数符共8位，补码表示。

规格化，则该浮点数所能表示的最大

正数是__27-1____________。

13.计算机的存储系统是指_Cache,主存，外存，三级存储结构__。

14.单地址指令是指_既能对但操作数进行加工处理，也能在隐含约定一个操作数，对操作数进行运算_。

15.某DRAM芯片的存储容量为512K×8位，该芯片的地址线和数据线数目

分别为__19,8__。

16.EPROM是_可以改写的，但不能做随机存储器_的存储设备。

17.使用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，

则在字方向扩大了_4_倍，在位方向上扩展了_8_倍。

18.Cache一般采取__随机存取_存取方式。

19.执行一条一地址的加法指令共需__2__次访问主存（含取指令）。

20.RISC思想主要基于的是_减少指令的复杂程度__。

21.在三级存储体系结构中，主存与Cache之间的信息调度过程，对_操作系统_是不透明的。

22.在Cache的随机替换法、先进先出法、后进先出法、近期最少使用法等几种算法中，一般说来_近期最少使用法_的速度最快。

23.假设某CPU为n比特，这里的n是指_数据总线的数量_。

24.控制器的全部功能是__从组成中取出指令，分析指令，产生有关的操作控制信号_。

25.在取指令周期中,是按照_程序计数器，PC指令计数器_的内容访问主存,以读取指令的。

26.在微过程控制中，把操作控制信号编成__微指令_。

27.CPU是通过_总线类型__来识别信息是地址还是数据的。

28.计算机的外围设备是指_除了CPU和内存以外的其他设备__。

29.按不同的数据传送格式，可将外围接口划分为并行接口和串行接口两类。

30.DMA数据传送是以_数据库_为单位。

31.寄存器的内容为11111111，它等于+127，则为_移_码。

32.每个存储单元都有一个编号，该编号称为_地址_。

33.动态DRAM最基本的特点是_每隔一定时间需要刷新一次_。

34.两个补码表示的数相加，符号位参加运算，且两数和的补码等于两数_补码_之和。

35.有符号数的移位叫_算术_移位。

36.对阶的原则是_小阶向大阶看齐_。

37.假定指令中地址码所给出的是操作数的有效地址，则该指令采用_直接_寻址方式。

38.相对指令完成的功能而言，一个部件能够完成的基本操作，称为_微操作_。

39.采用同步控制的目的是_简化时序控制_。

40.计算机最基本的输入和输出设备是_键盘是显示器_。

41.存储器主要用来存放_程序和数据_。

42.冯·诺依曼机的工作方式的基本特点是_按地址访问并顺序执行指令_。

43.完整的计算机系统应包括_硬件系统和软件系统_。

44.计算机中一个字的长度都是16位，这个说法_错误__。

45.指令流通常是_从主存流向控制器_。

46.在7位信息码0110101的低位分别增设偶校验位和奇校验位后的代码

是__01101010_和_01101011_。

47.在原码、反码、补码中，对真值0表示形式唯一的机器数是_补码和移码。

48.9位原码（含1位符号位）能表示的数据个数是_511_。

49.[X]补=X0.X1X2…Xn（n为整数），它的模是_2_。

50.定点小数反码[X]反=0.X1…Xn表示的数值范围是_-1+2n<=x<=1-2n_。

51.补码的加减法是指_操作数用补码表示，连同符号位直接加减，减某数用加某数补码代替，结果的符号在运算中_。

52.变址寄存器内容由_用户确定，在程序执行过程可变_。

53.在按字节编址的存储器中，每个编址单元中存放_8_位。

54.在一个高速缓存系统中，主存容量为12MB，Cache容量为400KB，

则该存储系统的总容量为__12MB__。

55.变补操作的含义是_已知一个数的补码求其相反的补码_。

56.在原码不恢复余数除法算法中，仅当_最后一步不够减_时，才恢复一次余数。

57.在原码一位乘法中，符号位_不参加运算_。

58.某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用_RAM和ROM_。

59.计算机的存储系统是指_Cache,主存，外存__。

60.存储器进行一次完整的读写操作所需的全部时间称为_存取周期_。

61.半导体静态存储器SRAM_不需要_动态刷新。

62.存储器的刷新单位是_行_。

63.组相联映射和全相联映射一般适合于_小容量的Cache_。

64.机器字长32位，存储容量16MB，双字寻址，其寻址范围是_2_M。

65.微过程控制方式中，一条机器指令通常对应_一般微程序_。

66.SRAM芯片的存储容量为64K×16位，其地址线和数据线分别是_16_和_16_。

67.磁盘以__直接__存取方式存取数据。

68.在“一条指令执行结束”、“一次I/O操作结束”、“机器内部发生故障”和“一次DMA操作结束”四个条件中，_一次指令执行接收_不是发生中断请求的条件。

69.在中断周期中，将允许中断触发器置“0”的操作是由_硬件_完成的。

70.机器字长是指参与运算的数的基本位数，即CPU一次能处理的数据位数，它由加法器、寄存器的位数来决定，所以机器字长一般与_内部寄存器_的大小相等。

71.用字节数表示时，主存容量=_存储单元个数*存储字长/8_。

72.原码减法运算时，参加运算的操作数均取其绝对值，减数_先变补_，再做加法运算。

73.用双符号位判断溢出，当Ss1Ss2=01时，表示结果_正/上_溢出。

74.原码一位乘法，参与运算的操作数取_绝对值_。

75.主存、辅存、Cache和寄存器，从速度最快到最慢的排列顺序是__寄存器，cache，主存，辅存__。

76.指令寄存器的位数取决于_指令字长_。

77.某总线有104根信号线，其中DB总线32根，若总线工作频率为33MHz，则其理论上最大传输率为_132_MB/s。

78.计算机中用“0”、“1”表示的数通常称为_机器_数。

它有_定点_和_浮点两种基本表示形式。

79.全加器有_3_个输入量和_2_个输出量。

80.在分组并行进位中，组内各位之间并行快速进位，组与组之间串行进位，称为__主内并行，主间串行，单级先行进位_。

81.原码移位时，数值位空出位一律补__0_。

82._存储位元_是存储器中最小的存储单位。

83.内存的存储容量是_RAM和ROM_的总和。

85.Cache是位于位于_CPU与主存_之间的存储器。

86.与主存储器相比，cache的存取速度_快_，存储容量_小_。

87.主存能和cache交换__数据和指令_。

88.要求cache的命中率接近于_1_。

89.CPU单位时间内能够同时处理的二进制数据的位数，称为_字长_。

90.CPU取出一条指令并执行该条指令，都要完成一系列的操作，这一系列操作所需要的时间我们叫做一个_指令周期_。

91.硬布线控制器中，时序信号通常_主状态周期_、_节拍位_、_节拍脉冲_三级体制。

92.常用的时序控制方式有_同步控制_、_异步控制_、_联合控制_三种。

92.存储在控制存储器中的完成指令功能的程序，称为_微程序_。

93.控制器存储的控制代码，分为操作控制部分和顺序控制部分。

这是对_微指令_的描述。

94._微命令_是指控制部件通过控制总线向执行部件发出的控制命令。

它是计算机中最基本的、不可再分的命令单元。

95.一台计算机包括__运算器__、__存储器_、_控制器_、_输入设备_、_输出设备五个单元。

96.取指令所用的时间叫_取指周期_，执行指令所用的时间叫_执行周期_。

97.对计算机软、硬件资源进行管理，是_操作系统_的功能。

98.定点小数X的数符为1，负数，原码表示，数值位8位全1，其最大负数

真值为__-（1-2-8）__________。

99.主存直接寻址时指令的地址段给出的是_存放操作数的内容地址__。

100.为了缩短指令中某个地址段的位数，有效的方法是采取_寄存器_寻址。

二.简答和计算

1.原码定点加减运算的规则。

1.参加运算的操作数取其绝对值，符号位不参加运算2.若做加法，则两数直接相加，若做减法，则将减数先变一次补，在进行加法运算。

3.运算之后，可能有两种情况：

3.1有进位，结果为正，即得到正确的结果。

3.2无进位，结果为负，则应在变一次补，才能得到正确的结果。

4.结果加上符号位。

同城把运算之前的变补成为前变补，运算之后的变补称为后变补。

2.补码定点数加减运算的规则。

1.参加运算的两个操作数均用补码表示。

2.符号位作为数的一部分参加运算。

3.若做加法，则两数直接相加，若做减法，则将被减数与剑术的机器负数相加4.运算结果仍用补码表示。

5.符号位有进位，丢掉。

3.原码一位乘法的规则。

1.参加运算的操作数取其绝对值。

2.令乘数的最低位为判断位，若为1，加被乘数，若为0，不加被乘数（加0）。

3.累加后的部分积以及乘数右移一位。

4.重复n次2和3.5.符号位单独处理，同号为正，异号为负。

4.指令格式结构如下图所示，试分析指令格式及地址方式特点。

1.寄存器-寄存器指令。

2.寻址方式：

寄存器录址。

3.单字长二进制指令。

4.操作码字段，OP指定64中操作。

5.数据在主存中有哪几种常见的存放方式？

若要既省存储空间，又能确保任何长度的数据都能够在单个Tm周期内完成读写，应选择哪种存放方式？

为什么？

1.三种存储方式。

64位存放方式。

起始位置存放方式。

边界存放方式。

2.选边界存放方式。

3.边界方式规定，8位数据存放起始没有限制，16位数据存放起始值最后一位必须是0,32位数据存放起始地址最末两位是0,0,64位起始最末三位是0,0,0.

6.简叙DRAM从存储元读“1”的原理。

1.存储元读“1”，输入缓冲器和刷新缓冲器，两个缓冲被关闭。

2.输出缓冲或读放缓冲被打开（R/W），读写信号线和行向均为高电平，大考MOS关，电容上存储“1”送到位线上，通过输出缓冲或读放发送到DOUT=1。

7.设X=-1100，Y=-1000，采用双符号位法求[X+Y]补，判断是否产生溢出，

若有为何种类型的溢出？

注意：

一正一负不会有溢出。

[X]变形补x=-1100补码=110100

[Y]变形补y=-1000补码=111000

相加110100

+111000

101100

当符号位是01时，为正溢出，符号位是10时，负溢出，所以是负溢出。

8.设X=0.1011，Y=0.1100，用双符号位补码计算X+Y，判断是否产生溢出，

若有为何种类型的溢出？

。

X=0.1011

Y=0.1100

00.1011

+00.1100

01.0111所以为正溢出。

9.比较虚拟存储器和Cache的异同。

1.虚存和Cache都是基于程序局部性原理。

2.两者相同点：

两者都是把程序中最常用部分驻留在Cache中，一但这部分不再使用，则把他位送回到低速存储器，换出入由硬位或操作系统完成，对用户透明，两者都力图使存储性能解决高速存储器，而价格接近低速存储器。

3.不同点：

Cache用硬件实现，对操作系统透明，虚存是逻辑存储，物理结构建立在主存辅存、二级存储之上。

10.DRAM为什么要进行刷新？

简要叙述常用的3种刷新方式的优缺点。

1.DRAM用电容电荷存储信息，电容量会随时间、温度变化减少，即使不掉电，信息也会丢失，要刷新保证信息的正确性。

2.集中刷新：

优点是读写操作不受刷新影响，速度快，缺点是刷新时不能读写；分散刷新：

优点是CPU不用连续长时间等待缺点是刷新频繁，拉长系统使用周期；异步刷新：

优点是减少刷新次数，但存在一定的时区。

11.简叙DRAM写“0”到存储元的原理。

DRAM写“0”，输出缓冲式读放和刷新缓冲呗关闭，输入缓冲打开，输入数据“0”，送到存储元位线上，行向高电平，打开MOS关，电容电荷通过MOS放电存储“0”。

三.应用题

1.设X=10Ex×Mx=102×0.3，Y=10Ey×My=103×0.2，求X+Y和X-Y。

因为EX=2，EY=3

所以X+Y=（MX*10EX+EY+MY）*10EY=（0.3*102-3+0.2）*103=0.23*103=230

X-Y=（MY*10EX-EY-MY）*10EY=（0.3*102-3-0.2）*103=（-0.17）*103=-170

2.用浮点数运算方法对56+5进行二进制运算。

浮点数的格式为1位符

号位、5位阶码、10位尾码，基数为2。

设：

X=（56）10=（111000）2=0.111000*26,EX=6,MX=0.111000

Y=（5）10=（101）2=0.101*23,EY=3,MY=0.101

1.对阶：

△E=EX-EY=6-3=3EX>EYMY右移三位EY+3得[Y]浮点数=0.000101*26。

2.尾数求和：

MX0.111000

MY+0.000101

0.111101

3.尾数规格化MC=0.111101*26

4.舍入。

尾数未超过规范围，无须做舍入处理。

5.判断是否一处，符号位00，无溢出。

3.何谓DMA方式?

DAM控制器可采用哪几种方式分时使用内存?

DMA是一种完全由硬件进行I/O数据交换的工作方式。

DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而是直接在内存和I/O设备之间进行。

DMA控制使用三种方式与CPU分时使用内存。

（1）停止CPU访问内存。

当外设要求传送一批数据时，由DMA控制器发出一个停止信号给CPU，DMA控制器获得总线控制权后开始进行数据传送。

一批数据传送完毕后，DMA控制器通知CPU可以使用内存，并把总线控制权交还给CPU。

（2）周期挪用。

当I/O设备没有DMA请求时，CPU按程序要求访问内存，一旦DMA控制器访存，则I/O设备挪用一个或几个周期。

（3）DMA与CPU交替访问内存。

一个CPU周期可分为2个周期，一个专供DMA控制器访存，另一个专供CPU方存。

不需要总线使用权的申请、建立和归还过程。

4.在数据交换过程中，DMA接口有哪些功能？

画出DMA工作过程的流程图（不包括预处理和后处理）。

在数据交换过程中，DMA接口的功能有：

（1）向CPU提出总线请求信号。

（2）当CPU发出总线响应信号后，接管对总线的控制。

（3）向存储器发地址信号，并能自动修改地址指针。

（4）向存储器发读/写控制信号，进行数据传送。

（5）修改字计数器，并根据传送字数判断DMA传送是否结束。

（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。

DMA工作过程流程图如下：

5.设刷存的总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。

若显示工作方式采用分辨率为1024×768，颜色深度为3B，帧频（刷新速率）为72Hz，计算刷存总带宽。

带宽=分辨率*颜色深度*帧频=1024*768*3*72=16588kb=162M,

总带宽=162*100/50=312M

6.某计算机采用微程序控制器设计，已知每条机器指令的执行过程均可分成

8条微指令组成的微程序，该机指令系统采用6位定长操作码格式，控制器至少能容纳多少条微指令？

26*8=512

7.CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为25ns，求cache/主存系统的效率和平均访问时间。

h=1900/（1900+100）=0.95

主存：

r=250/50=5

效率=1/（5+（1-5）*0.95）=83.3%

时间50/0.833=60ns