数字逻辑第二三章.docx

1、第二章 组合逻辑1. 分析图中所示的逻辑电路，写出表达式并进行化简2. 分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明 F 与 A、B 的关系。F1=F2=F=F1F2=3. 分析下图所示逻辑电路，列出真值表，说明其逻辑功能。解： F1=真值表如下： 当BC时， F1=A当B=C=1时， F1=A当B=C=0时， F1=0裁判判决电路，A为主裁判，在A同意的前提下，只要有一位副裁判（B，C）同意，成绩就有效。F2=真值表如下： 当A、B、C三个变量中有两个及两个以上同时为“1”时，F2 = 1 。4.图所示为数据总线上的一种判零电路，写出F的逻辑表达式，说明该电

2、路的逻辑功能。解：F=只有当变量A0A15全为0时，F = 1；否则，F = 0。因此，电路的功能是判断变量是否全部为逻辑“0”。5. 分析下图所示逻辑电路，列出真值表，说明其逻辑功能解： 真值表如下：因此，这是一个四选一的选择器。6. 下图所示为两种十进制数代码转换器，输入为余三码，输出为什么代码？解：这是一个余三码 至8421 BCD 码转换的电路7. 下图是一个受 M 控制的4位二进制码和格雷码的相互转换电路。M=1 时，完成自然二进制码至格雷码转换；M=0 时，完成相反转换。请说明之解：Y3=X3当M=1时 Y3=X3 Y2=X2X3 Y1=X1X2 Y0=X0X1当M=0时 Y3=X

3、3 Y2=X2X3 Y1=X1Y2=X1X2X3 Y0=X0Y1=X0X1X2X3 由真值表可知：M=1 时，完成8421 BCD码到格雷码的转换；M=0 时，完成格雷码到8421 BCD码的转换。8. 已知输入信号A,B,C,D的波形如下图所示，选择适当的集成逻辑门电路，设计产生输出 F 波形的组合电路（输入无反变量）解：列出真值表如下： 9. 用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，并选出合适的集成电路来实现。解：设：三台设备分别为 A、B、C： “1”表示有故障，“

4、0”表示无故障；红、黄、绿灯分别为Y1、Y2、Y3：“1”表示灯亮；“0”表示灯灭。据题意列出真值表如下： 于是得：10. 用两片双四选一数据选择器和与非门实现循环码至8421BCD码转换。解：(1)画函数卡诺图； (2)写逻辑函数表达式：(1) 画逻辑图：11. 用一片74LS148和与非门实现8421BCD优先编码器12. 用适当门电路，设计16位串行加法器，要求进位琏速度最快，计算一次加法时间。解：全加器真值表如下AiBiCi-1SiCi+10000000110010100110110010101011100111111可以写出以下表达式要使进位琏速度最快，应使用“与或非”门。具体连接图

5、如下。若“与或非”门延迟时间为t1，“非门”延迟时间为t2，则完成一次16位加法运算所需时间为： 13.用一片4:16线译码器将8421BCD码转换成余三码，写出表达式解:14. 使用一个4位二进制加法器设计8421BCD码转换成余三码转换器：解： 15. 用74LS283加法器和逻辑门设计实现一位8421 BCD码加法器电路。解：16. 设计二进制码/格雷码转换器解：真值表 得： 17. 设计七段译码器的内部电路，用于驱动共阴极数码管。解：七段发光二极管为共阴极电路，各段为“1”时亮。8421BCD码七 段译码器A3A2A1A0YeYfYgYaYbYcYdabcdefg 七段译码器真值表如下

6、：输入输出显示A3A2A1A0YaYbYcYdYeYfYg00001111110000010110000100101101101200111111001301000110011401011011011501101011111601111110000710001111111810011111011918. 设计一个血型配比指示器。解： 用XY表示供血者代码，MN表示受血者代码。代码设定如下：XY = 00 A型 MN = 00 A型 01 B型 01 B型 10 AB型 10 AB型 11 O 型 11 O 型得：F1 = (0,2,5,6,10,12,13,14,15)19. 设计保密锁。解：

7、 设A,B,C按键按下为1，F为开锁信号（F=1为打开），G为报警信号（G=1为报警）。（1）真值表A B CF G 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 00 10 10 10 01 01 01 0（1） 卡诺图化简F的卡诺图： 化简得： G 的卡诺图化简得：第三章 时序逻辑1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。解：2. 说明由RS触发器组成的防抖动电路的工作原理，画出对应输入输出波形解：3. 已知JK信号如图，请画出负边沿JK触发器的输出波形（设触发器的初态为0）4. 写出下图所示个触发器次态方程，指出CP脉冲到来时，

8、触发器置“1”的条件。解：（1），若使触发器置“1”，则A、B取值相异。 （2），若使触发器置“1”，则A、B、C、D取值为奇数个1。1）3）5.写出各触发器的次态方程，并按所给的CP信号，画出各触发器的输出波形（设初态为0）解： 6. 设计实现8位数据的串行并行转换器。74LS373&74LS299M03CRXSRG1G2S0S1SLCRA/QAB/QBD/QDC/QCE/QEF/QFG/QGH/QHQAQHD7 D6D5D4D3D2D1D0QAQBQDQCQEQFQGQHEN1 C22DQCPCGOE7. 分析下图所示同步计数电路解：先写出激励方程，然后求得状态方程得真值表：状态图如下：该

9、计数器是五进制计数器，可以自启动。8. 作出状态转移表和状态图，确定其输出序列。解：求得状态方程如下得状态图：故输出序列为：000119. 用D触发器构成按循环码(000001011111101100000)规律工作的六进制同步计数器解：先列出真值表，然后求得激励方程 PS NS 输出 N 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 0 0 1化简得： 得D触发器的激励方程：Q2Q010220Q1DDCPZ逻辑电路图如下：10. 用D触发器设计3位二进制加法计数器，并画出波形图。解:

10、 真值表如下Q2n Q1n Q0nQ2n+1 Q2n+1 Q0n+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0建立激励方程：11. 用下图所示的电路结构构成五路脉冲分配器，试分别用简与非门电路及74LS138集成译码器构成这个译码器，并画出连线图。解：先写出激励方程，然后求得状态方程 得真值表 得状态图若用与非门实现，译码器输出端的逻辑函数为：若用译码器74LS138实现,译码器输出端的逻辑函数为： 12 若将下图接成12进制加法器，预置值应为多少？画出状态图及输出波形图。解：

11、预置值应C=0，B1，A1。 13. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是Mealy型电路还是Moore型电路以及电路的功能。解： 电路的状态方程和输出方程为： 该电路是Moore型电路。当X=0时，电路为模4加法计数器；当X=1时，电路为模4减法计数器14. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明这个电路能对何种序列进行检测？解：电路的状态方程和输出方程为：得电路状态转移表、状态图如下： 由此可见，凡输入序列 “110”,输出就为“1” 。15. 作“101”序列信号检测器的状态表，凡收到输入序列101时，输出为 1 ；并规定检测的101序列不重

12、叠。解： 根据题意分析，输入为二进制序列x，输出为Z；且电路应具有3个状态： S0、S1、S2。列状态图和状态表如下：S0S0S00/01/10/00/01/01/0S1 / 0S1 / 0S0 / 1X =1X =0S0 / 0S2 / 0S0 / 0S0S1S2NS / ZPS 16. 某计数器的波形如图示。解：（1）确定计数器的状态计数器循环中有7个状态。（2）真值表如下Q3n Q2n Q1nQ3n+1 Q2n+1 Q1n+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 1 11 0 11 1 10 1 00 0 11 0 01 1 0（3）得状态方程、激励方程17. 对状态表进行编码，并做出状态转移表，用D触发器和与非门实现。解：B,F，D,E为等价状态，化简后的状态表为PSNS , ZX =0X =1ABCDC,1B,0C,1D,0D,1C,1A,0C,0若状态编码A=00，B01，C=10，D=11，则电路的状态方程和输出方程为18. 某时序机状态图如下图所示。请用“一对一法”设计其电路解：19某时序机状态图如下所示，用“计数器法”设计该电路解：若编码为： S0=00 S1=01 S2=11 S3=10：则 次态方程为：