15秋北交《数字电子技术含实验》在线作业一满分答案Word文档格式.docx

1、逻辑代数的基本规则是（）。A. 代入规则B. 反演规则C. 对偶规则D. 延展规则ABC5.构成移位寄存器可以采用的触发器为（ ）。A. R-S型B. J-K型C. 主从型D. 同步型6.时序逻辑电路可分为（）时序电路。A. 触发B. 定时C. 异步D. 同步CD7.（ ）构成各种时序电路的存储单元电路。A. 寄存器B. 锁存器C. 触发器D. 定时器BC8.有（）时序逻辑电路就被唯一地确定。A. 输出方程组B. 激励方程组C. 状态方程组D. 锁存方程组9.设计同步时序逻辑电路的一般步骤（ ）和确定激励方程组、输出方程组、画出逻辑图、检查自启功能。A. 建立原始状态图和原始状态表B. 状态化

2、简C. 状态分配D. 选择出发器类型ABCD10.卡诺图化简画包围圈时应遵循的原则是（ ）。A. 包围圈内的方格数必定是2n个，n等于0、1、2、3、.B. 相邻方格包括上下相邻、左右相邻和四角相邻C. 同一个方格可以被不同的包围圈重复包围，但新增包围圈中一定要有新的方格，否则该包围圈为多余D. 包围圈内的方格数要尽可能多，包围圈的数目尽可能少北交数字电子技术（含实验）在线作业一二、单选题（共 10 道试题，共 30 分。对于TTL与非门闲置输入端的处理，不可（ ）。A. 接电源B. 通过电阻33k接电源C. 接地D. 与有用输入端并联C在何种输入情况下，“与非”运算的结果是逻辑0（ ）。A.

3、 全部输入是0B. 任一输入是0C. 仅一输入是0D. 全部输入是1D计算两个二进制数1010和0101，和为（ ）。A. 1111B. 1101C. 1011D. 1110A为实现将JK触发器转换为D触发器，应使（ ）。A. J=D,K=/DB. K=D,J=/DC. J=K=DD. J=K=/D常用BCD码有（ ）。A. 奇偶校验码B. 格雷码C. 8421码D. 汉明码将（133）D转换为二进制数为（ ）。A. （10000101）DB. （10100101）DC. （11000101）DD. （10010101）D边沿式D触发器是一种（ ）稳态电路。A. 无B. 单C. 双D. 多8位

4、移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中。A. 1B. 2C. 4D. 8任何组合逻辑电路都可以变换成为（ ）表达式。A. 与或B. 与非C. 或非D. 非门常用的BCD码有（ ）。三、判断题（共 10 道试题，共 30 分。ASM图中有状态框、判断框、输出框三种符号。A. 错误B. 正确BD码就是用字母B、C、D、表示的代码。电路的噪声容限越大，其抗干扰能力愈强。电路的噪声容限越大，抗干扰能力愈强。八进制数（18）8比十进制数（18）10小。数字信号是一系列时间离散、数值也离散的信号。数字信号就是一系列时间离散、数值也离散的信号。模拟信号在时间上的连续变化的，幅值上也是

5、连续取值的。任意一个逻辑函数经过变化，都能表示成唯一的最小项表达式。异或函数和同或函数在逻辑上互为反函数。与十进制相比二进制的优点是（ ）。A. 数字装置简单可靠、所有元件少B. 运算规则简单、运算操作方便C. 运算速度快D. 数值表达清晰、便于观察AB数字集成电路按结构的不同形式，分为（ ）。A. NOMSB. PMOSC. CMOSD. NPMOSTTL逻辑电路包括（）。A. 非门B. 与非门C. 或非门D. 与或非门分析同步时序逻辑电路的一般步骤是（ ）。A. 列出逻辑方程组B. 列出状体表、画状态图或时序图C. 确定电路逻辑功能D. 列出时序逻辑电路功能在下列逻辑电路中，属于组合逻辑电

6、路的有（）。A. 译码器B. 编码器C. 全加器D. 寄存器数字集成电路按结构的不同形式，分为（）。卡诺图化简的步骤是（ ）。A. 将逻辑函数写成最小项表达式B. 按最小项表达式填写卡诺图C. 合并最小项D. 将包围圈对于的乘积项相加逻辑变量的取值和可以表示（ ）。A. 开关的闭合、断开B. 电位的高、低C. 真与假D. 电流的有、无设周期性数字波形的高电平持续6ms，低电平持续10ms，占空比为（ ）。A. 60%B. 47.5%C. 37.5%D. 30%下列逻辑电路中为时序逻辑电路的是（）。A. 变量译码器B. 加法器C. 数码寄存器D. 数据选择器下列触发器中，没有约束条件的是（ ）。

7、D. 边沿D触发器计算两个二进制数1010和0101的和为（ ）。计算两个二进制数1010和0101的积为（ ）。A. 111010B. 101001C. 100110D. 110010要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。A. >RONB. <ROFFC. ROFF&RI&D. &当A和B都是1位数时，它们只能取（ ）和（ ）两种值。A. 0、0B. 0、1C. 1、1D. 1、2数字系统中用来存储二进制数据的逻辑部件是（）。B. 计数器D码是用字母B、C、D、表示的代码。555定时器的仅用于信号的产生和变化。一个双稳态触发器可以保存1位二值信息。4008

8、为四位二进制超前进位全加器。0FEH是数制中的十六进制。若两个函数具有不同的逻辑函数式，则两个逻辑函数必不相等。门电路组成的多谐振荡器振荡周期与时间常数RC无关。目前使用的两种双极型数字集成电路是（）。A. TTLB. PLDC. COMSD. ECL卡诺图化简步骤是（ ）。逻辑函数的化简方法有（）。A. 并项法B. 吸收法C. 消去法D. 配项法逻辑代数的基本规则是（ ）。对于TTL与非门闲置输入端的处理，不可以（ ）。二、十进制码就是用（ ）位二进制数来表示（ ）位十进制数中的09这十个数码，简称BCD码。A. 4、2B. 4、1C. 2、1D. 2、2二进制是以（ ）为基数的计数体制。A

9、. 数字B. 两位C. 高低电平D. 2（ ）是一种对脉冲电平敏感的存储单元电路。二、十进制码就是用（）位二进制数来表示（ ）位十进制数中的09这十个数码，简称BCD码。Verilog语言大概提供了约（ ）个运算符。A. 20B. 30C. 40D. 500FEH是我们数制中的十六进制。异或函数与同或函数在逻辑上互为反函数。十进制就是以阿拉伯数字为基数的计数体制。多谐振荡器的两个暂稳态转换过程是通过电容C充放电来完成的。逻辑函数的表示方法中具有唯一性的是（ ）。下列那种是描述时序电路逻辑功能的方法（）。A. 逻辑方程组B. 状态图C. 电路图D. 时序图计数器按触发器动作分类，可分为（）。A.

10、 加计数器B. 减计数器C. 同步计数器D. 异步计数器TTL电路在正逻辑系统中，以下各种输入中（ ）相当于输入逻辑“1”。A. 悬空B. 通过电阻2.7k接电源C. 通过电阻2.7k接地D. 通过电阻510接地以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路。A. 奇偶校验器B. 数据选择器C. 数值比较器D. 七段显示译码器逻辑关系为“一件事情的发生是以其相反的条件为依据”的逻辑运算是（ ）。A. 与运算B. 或运算C. 非运算D. 错误说法组合逻辑电路消除竞争冒险的方法有（）。A. 修改逻辑设计B. 在输出端接入缓冲电路C. 后级加缓冲电路D. 屏蔽输入信号的尖峰干扰CMOS数字集成电路与TTL数字集成电路相比突出的优点是（ ）。A. 微功耗B. 高速度C. 高抗干扰能力D. 电源范围宽计算两个二进制数1010和0101，积为（ ）。