数字电路与逻辑设计复习题.docx

1、数字电路与逻辑设计复习题数字电路与逻辑设计复习题一、填空题1将十进制数转换成等值的二进制数、八进制数、十六进制数。(23.375)10=( )2=( )8=( )162十进制数74的余3BCD码是 。3逻辑函数的对偶式和反演式（用反演规则）分别为： 对偶式： ； 反演式： ；4若采用奇较验方式，信息码为1000101的校验码为 0 。5若采用偶较验方式，信息码1101101校验位为 1 。6钟控RS触发器的特征方程是 Sd+!Rd*Qn ，约束条件是 (!Sd)=(!Rd) 。7同步RS触发器的特性方程为Qn+1=S+!R*Qn_；约束方程为 RS=0 。8四位同步二进制加法计数器的初始状态为

2、Q3Q2Q1Q0=1101,经过3个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 。9触发器有 个稳态，存储8位二进制信息要 个触发器。10四位同步二进制减法计数器的初始状态为Q3Q2Q1Q0=1101,经过5个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 1000 。11OC门称为 集电极开路 门，多个OC门输出端并联到一起可实现 线与 功能12三态门的三种可能的输出状态是 高电平 、 低电平 、 高阻态 。13具有16位地址码可同时存取8位数据的RAM集成片，其存储容量为 64K*8位 。14具有13位地址码可同时存取8位数据的RAM集成片HM6264，其存储容量为 8K*8位 。

3、15常用的脉冲单元电路有 、 、和 。16（2008）10=（ 0101 0011 00111011 ）余3BCD。17若，则：(F = !A*!B+C) 1,3,5 ， 2,4,6 。18数字电路按照是否有记忆功能通常可分为 组合逻辑电路 和 时序逻辑电路 两类。1974LS00是 TTL 类型的门电路，CC4069是 CMOS 类型的门电路。（选择填TTL或CMOS）20一数据选择器，A1A0为地址信号，D1=1，D2=1,D0=D3=C;当A1A0=01时，F= 1 ;当A1A0=10时，输出F= 1 。 A1A2=01时，F = D1；A1A2=10时，F=D2;21共阳接法的发光二极

4、管数码显示器，应采用 低 电平驱动的七段显示译码器。二.单项选择题1属于组合逻辑电路的是（ ）。A 触发器 B. 全加器 C. 移位寄存器 D. 计数器2下列四个数中最大的数是( )A.(198)10 B.(001010000010)8421BCD282 C.(10100000)2 160 D.(AF)16 175 3.下图所示是（ ）触发器的状态图。A. SR B. T C. D D. T4在下列逻辑电路中，不是组合逻辑电路的是（ ）。A.全加器 B.译码器 C.寄存器 D.编码器5某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要（

5、 ）个触发器。 31500/60=525 - 29525210A.31500 B.60 C.525 D.106只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（ ）。A.全部改变 B.全部为0 C.不可预料 D.保持不变7函数F= +AB转换成或非或非式为（ ）A. B. C. D. 8. 逻辑函数的表示方法中具有唯一性的是（ ）。A .真值表 B.表达式 C.逻辑图 D.卡诺图9对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ ） A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X10同步计数器和异步计数器比较，同步计数器的显著优点是 。A.工作

6、速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。(异步计数器)11n个变量的逻辑函数应该有最小项（ ） 2个n个 D. (2n-1)个12时序逻辑电路的一般结构由组合电路与（ ）组成。A全加器 B存储电路 时序逻辑电路有记忆功能C译码器 D选择器13下图所示逻辑图输出为“1”时，输入变量（ ）ABCD取值组合为 F=!(AB)CDA0000 B0101C1110 D111114随机存取存储器(RAM)正常工作时具有( )功能A.只读 C.只写 D以上都不对15下列编码中，常用于表示键盘上的数字、字母和标点符号的编码是（ ）162009个0连续同或的结果是( ) 同或是偶函数A.

7、0 B.1 异或是奇函数17优先编码器响应的输入是 ( )C.所有有效输入 三、函数化简题四、作图题1、已知CP脉冲，对如图所示电路，画出Q1,Q2的输出波形。设触发器的初始状态为0。2、触发器电路如下图所示，试画出在CP信号作用下触发器Q端的波形。设触发器的初始状态为“0”。3.试画出图2（a）所示边沿触发器构成的电路在图2（b）作用下输出端Q1、Q2的工作波形（设初始状态Q1Q2=00）。五、分析题1、分析下图所示电路，要求：写出 F1和F2 的逻辑表达式，列出真值表，并说明电路功能。 2、分析下图所示电路，要求：写出S和C的逻辑表达式，列出真值表，并说明电路功能。 3、试分析下图电路，写

8、出Y0、Y1表达式，说明电路功能。4、由8选1数据选择器CT74151和门电路构成的组合逻辑电路如下图所示，请完成：(1) 请写出输出G的逻辑表达式; (2) 列出真值表。 5、分析如下图所示阵列图，请完成：（1） 写出逻辑表达式；（2） 列出真值表；（3） 说明该阵列图是由ROM构成的什么电路？ 全加器 6、分析如图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，并画出电路的状态图和波形图。六、设计题1、采用降维法用一片集成8选1数据选择器CT74151和必要的门电路实现逻辑函数：（用A作记图符号）。2、用集成3线-8线译码器CT74LS138和门电路实现一组多输出逻辑函数，并画

9、出逻辑图。 3、已知输入信号A、B、C及输出函数P1，P2的波形如图所示。试列出函数P1，P2的真值表及表达式，并用3-8译码器74LSl38及必要的门电路产生函数P1、P2。4、用4位二进制同步计数器74LS161和必要的门电路采用同步置数法设计一个11进制计数器。要求：简要说明设计思路，并画出逻辑连线图和状态转移图。5、用一块CT74161和必要的门电路实现一可变模值计数器。当A=0时，实现模7计数器；当A=1时，实现摸5计数器。简要说明设计过程。要求采用CO反馈置数。6、试用D触发器和门电路设计一个同步模七计数器，其状态图如图所示。北京语言大学网络教育学院数字电路与逻辑设计模拟试卷一注意

10、： 1、试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。请监考老师负责监督。2、请各位考生注意考试纪律，考试作弊全部成绩以零分计算。3、本试卷满分100分，答题时间为90分钟。4、本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。1、下列四个数中，最大的数是（ ）。A (AF)16B (001010000010)8421BCDC (10100000)2D (198)102、触发器有两个稳态，存储8位二进制信息要（ ）

11、个触发器。A 2B 8C 16D 323、下列门电路属于双极型的是（ ）。A OC门B PMOSC NMOSD CMOS4、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ ）。A RS=X0B RS=0XC RS=X1D RS=1X5、以下各电路中，（ ）可以产生脉冲定时。A 多谐振荡器B 单稳态触发器C 施密特触发器D 石英晶体多谐振荡器6、下列逻辑电路中为时序逻辑电路的是（ ）。A 变量译码器B 加法器C 数码寄存器D 数据选择器7、同步时序电路和异步时序电路比较，其差异在于后者（ ）。A 没有触发器B 没有统一的时钟脉冲控制C 没有稳定状态D 输出只与内部状态有关

12、8、当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（ ）。A 触发器B 晶体管C MOS管D 电容9、当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于（ ）。A 组合逻辑电路B 时序逻辑电路C 存储器D 数模转换器10、要构成容量为4K8的RAM，需要（ ）片容量为2564的RAM。A 2B 4C 8D 32二、【填空题】（本大题共10小题，每小题2分，共20分；请将答案填写在答题卷相应题号处）11、 可以用（ ）擦除EPROM中所存的信息。12、单稳态触发器可应用于（ ）、延时、（ ）。13、(10110010、1011)2=( )8=( )1614、逻辑代数又称为布尔代

13、数。最基本的逻辑关系有与、或和（ ）三种。常用的几种导出的逻辑运算为与非、或非、与或非、同或和（ ）。15、时序逻辑电路按照其触发器是否有统一的时钟控制分为（ ）时序电路和（ ）时序电路。16、存储器的（ ）和（ ）是反映系统性能的两个重要指标。17、消除竟争冒险的方法有修改逻辑设计、（ ）和（ ）等。18、 将十进制数287转换成二进制数是（ ）。19、 四位二进制编码器有（ ）个输入端。20、 当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为（ ）。三、【简答题】（本大题共4小题，每小题10分，共40分；请将答案填写在答题卷相应题号处）21、 在数字系统中为什么要采用二进制？22、 逻辑代数与普通代数有何异同？23、请分别说明A/D与D/A转换器的作用，说明它们的主要技术指标，并进一步说明在什么情况下必须在A/D转换器前加采样保持电路。24、写出逻辑函数的两种标准形式。四、【应用题】（本大题1小题，每小题20分，共20分；请将答案填写在答题卷相应题号处）25、 如下图所示维持阻塞D触发器，设初态为0,根据CP脉冲及A输入波形画出Q波形。