计算机组成原理期末复习题06.docx

计算机组成原理期末复习题06.docx

《计算机组成原理期末复习题06.docx》由会员分享，可在线阅读，更多相关《计算机组成原理期末复习题06.docx（16页珍藏版）》请在冰点文库上搜索。

计算机组成原理期末复习题06

选择题

1．计算机的外围设备是指。

A．除主机以外的其他设备B．外存储器C．远程通信设备D．输入/输出设备

2．完整的计算机系统应包括。

A．运算器、存储器、控制器B．外部设备和主机

C．主机和实用程序D．配套的硬件设备和软件系统

3．计算机硬件能直接执行的语言是______。

A．符号语言B．高级语言C．机器语言D．汇编语言

4．通常计算机的更新换代以______为依据。

A．电子器件B.电子管C.半导体D.晶体管

5．一个RAM芯片，其容量为128K×16位，除了电源和接地端外，该芯片引出线的最少数目是______。

A．33B．35C．25D．22

6．下列各种数制的数中最小的数是______。

A．（111001）2B．（00111001）BCDC．（52）8D．（43）H

7．在堆栈数据及堆栈层次结构的计算机中，所需的操作数默认在堆栈内，因此，入栈和出栈操作常用______指令格式。

A．零地址B．一地址C．二地址D．三地址

8．设机器字长8位（含2位符号位），若机器数DAH为补码，则算术左移一位得_____，算术右移一位得_____。

A．B4HEDHB．F4H6DHC．B5HEDHD．B4H6DH

9．一位奇偶校验法，能检测出一位存储器错的百分比是______。

A．0%B.25%C.50%D.100%

10．下列设备中不属于输出设备。

A．键盘B．显示器C．磁盘驱动器D．打印机

11．微型计算机的发展通常是以为技术指标。

A．微处理器B．磁盘C．软件D．操作系统

12．地址是内存储器各存储单元的编号，现有一个16KB的存储器，用十六进制表示编它的地址码，则地址码应从0000H到H。

A．16383B.4000C．3FFFD．3EEE

13．寄存器间接寻址方式中，操作数处在______。

A．通用寄存器B.主存单元C．程序计数器D．堆栈

14．下列______属于应用软件。

A.操作系统B.编译原理C.连接程序D.文本处理

15．设寄存器内容为10000000，若它等于-0，则为是______。

A.原码B.补码C.反码D.移码

16．下述说法中______是正确的。

A.EPROM是可改写的，但它不能用作为随机存储器用

B.EPROM是可改写的，因而也是随机存储器的一种

C.EPROM只能改写一次，故不能作为随机存储器用

D.EPROM是可改写的，但它能用作为随机存储器用

17．采用8K×16位的存储芯片构成16K×32位的存储器，采用的是______。

A．字扩展B．位扩展C．字位扩展D．无法构成

18．______寻址便于处理数组问题。

A．间接寻址B．变址寻址C．相对寻址D．立即寻址

19．一条间接寻址的加法指令（R1）+（（mem））R1在指令周期中会访存______。

A．一次B．两次C．三次D．四次

20．总线复用方式可以______。

A.提高总线的传输带宽B.增加总线的功能

C.减少总线中信号线的数量D.提高CUP利用率

21．______存储芯片是易失性的。

A．SRAMB．UV-EPROMC．NV-RAMD．EEPROM

22．变址寻址和基址寻址的有效地址形成方式类似，但是______。

A．变址寄存器的内容在程序执行过程中是不可变的

B．在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变

C．在程序执行过程中，变址寄存器和基址寄存器和内容都可变的

D．变址寄存器的内容在程序执行过程中是可变的

23．就微命令的编码方式而言，若微操作命令的个数已确定，则______。

A.编码表示法比直接表示法的微指令字长短

B.直接表示法比编码表示法的微指令字长短

C.编码表示法与直接表示法的微指令字长是相等的

D.编码表示法与直接表示法的微指令字长大小关系不确定

24．DMA方式的接口电路中有程序中断部件，其作用是______。

A．实现数据传送B．向CPU提出总线使用权

C．向CPU提出传输结束D．发中断请求。

25．在磁盘的各磁道中______。

A.最外圈磁道的位密度最大B.所有磁道的位密度一样大

C.中间磁道的位密度最大D.最内圈磁道的位密度最大

26．在计数器定时查询方式下，若计数从0开始，则______。

A．设备号大的优先级高B．每个设备使用总线的机会相等

C．设备号小的优先级高D.优先级一样

27．在下列四句话中，最能准确反映计算机主要功能的是_____。

A．计算机可以存储大量信息

B．计算机能代替人的脑力劳动

C．计算机是一种信息处理机

D．计算机可实现高速运算

28．采用规格化浮点数是为了______。

A.增加数据的表示范围B.方便浮点运算

C.防止运算时数据溢出D．增加数据的表示精度

29．如果X为补码，由[X]补求[-X]补是将______。

A.[X]补连同符号位一起各位变反，末位加1

B.[X]补符号位变反，其他位不变

C.[X]补除符号位外，各位变反，末位加1

D.[X]补各值不变

30．某计算机字长64位，其存储容量为128MB，若按字编址，它的寻址范围是______。

A.8MB.16MC.32MD.64M

31．计算机的存储器系统采用分级体系结构的主要目的是。

A．便于读写数据C．减少芯片设计的复杂度

B．便于系统的升级D．解决存储容量、价格和存取速度间的矛盾

32．CRT的分辨率为1024×768像素，像素的颜色数为256，则VRAM的容量约为______。

A．1MBB．768KBC．256KBD．32MB

33．在微机中，CPU访问个类存储器的频率由高到低的次序为______。

A．Cache，内存，磁盘，磁带B．内存，磁盘，磁带，Cache

C．磁盘，内存，磁带，CacheD．磁盘，Cache，内存，磁带

34．Cache的替换策略常包括：

RAND、FIFO、近期最少使用LRU，其中与局部性原理有关的策略是。

A．RANDB．LRUC．FIFOD．以上均不对

35.假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，则______方式下访问到的操作数为200。

A．直接寻址200B．寄存器间接寻址R

C．存储器间接寻址（200）D．寄存器寻址R

36．微地址是指微指令。

A．在主存中存放的位置B．在堆栈的存储位子

C．在磁盘的存储位置D．在控制存储器的存储位置

37．假设某计算机的存储系统由Cache和主存组成。

某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是。

A．95%B．9.5%C．50D．5%

38．电子计算机问世至今，新型及其不断推陈出新，不管怎么更新，依然具有“存储程序”的特点，最早提出这种概念的是。

A．巴贝奇B．冯•诺伊曼C．帕斯卡D．贝尔

39．下列设备中______不属于输出设备。

A．打印机B．磁带机C．光笔D．绘图仪

40．通常计算机的更新换代以______为依据。

A．电子器件B.电子管C.半导体D.晶体管

41．一个RAM芯片，其容量为128K×16位，除了电源和接地端外，该芯片引出线的最少数目是______。

A．33B．35C．25D．22

42．如果浮点数用补码表示，则判断下列______的运算结果是规格化数。

A．1.1100B．0.01110C．1.00010D．0.01010

44．设机器字长8位（含2位符号位），若机器数DAH为补码，则算术左移一位得_____，算术右移一位得_____。

A．B4HEDHB．F4H6DHC．B5HEDHD．B4H6DH

45．设机器字长为16位，存储器按字编址，对于单字长指令而言，读取该指令后，PC值自动加______。

A．1B.2C.3D.4

46．下列对于RISC的特征描述错误的是______。

A.丰富的寻址方式B.指令执行采用流水方式

C.指令长度固定D.只有LOAD/STORE指令访问存储器

47．系统总线的数据线上，不可能传输的是______。

A.指令B.操作数C.握手应答信号D.中断类型号

48．计算机的外部设备是指。

A．输入输出设备B．输入输出设备和外部存储器

C．外存储器D．电源

49．某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是_____。

A．2MB．4MC．8MD．16M

50．设机器字长为32位，存储器按字编址，对于单字长指令而言，读取该指令后，PC值自动加______。

A．1B.2C.3D.4

51．某存储器芯片的存储容量为8K×12位，则它的地址线为____。

A.11B.12C.13D.14

52．在Cache存储器系统中，当程序正在执行时，由______完成地址交换。

A.程序员B.硬件C.软件和硬件D.操作系统

53．为实现程序浮动提供了较好支持的寻址方式______。

A．变址寻址B．相对寻址C．间接寻址D．堆栈寻址

54．某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成。

第1个字节为操作码，第2个字节为相对转移字段。

假定取指令时，每取1个字节PC自动加1.若某相对转移指令所在主存地址为2000H，相对转移地段的内容为06H，则该转移指令成功转移后的地址是______。

A．1006HB．2007HC．2008HD．2009H

55．在取指令之后，程序计数器中存放的是。

A．当前指令的地址B．不转移时下一条指令的地址

C．程序中指令的数量D．指令的长度

56．微地址是指微指令。

A．在主存的存储位置B．在堆栈的存储位置

C.在磁盘的存储位置D.在控制存储器的存储位置

57．某计算机的指令流水线由四个功能段组成，指令经各个功能段的时间分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是。

A．90nsB．80nsC．70nsD．60ns

58．“总先忙”信号是由建立的。

A．获得总线控制权的设备B．发出“总线请求”的设备

C．总线控制器D．CPU

59.假设某系统总线在一个总线周期中并行传输4个字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是______。

A.10MB/sB.20MB/sC.40MB/sD.80MB/s

60．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。

A．停止CPU访问主存B．周期挪用C．DMA与CPU交替访问D．DMA

61．对于低速输入/输出设备，应当选用的通道是。

A．数组多路通道B．字节多路通道

C．选择通道D．DMA专用通道

62．下列选项中，能引起外部中断的事件是______。

A．浮点运算下溢B．出数为0C．访存缺页D．键盘输入

63．用户程序所存放的主存空间属于。

A．随机存取存储器B．只读存取存储器

C．顺序存取存储器D．直接存取存储器

64．微指令执行时的顺序控制问题，实际上是如何确定下一条微指令的地址问题。

通常采用的一种方法是断定方式，其基本思想是。

A．用程序计数器PC来产生后续微指令的地址

B．用微程序计数器μPC来产生后续微指令的地址

C.通过微指令顺序控制字段由设计者制定或由判定字段控制后续微指令的地址

D.通过微指令中制定的一个专门字段来控制后续微指令的地址

65．水平型微指令和垂直型微指令相比。

A．前者一次只能完成一个操作B．后者一次只能完成一个操作

C．两者都是一次只能完成一个操作D．两者都能一次完成多个操作

66.下列选项中，描述浮点数操作速度指标的是______。

A.MIPSB.CPIC.IPCSD.MFLOPS

67．假定下列字符编码中含有奇偶校验位，但没有发生数据错误，那么采用奇校验的字符编码是。

　A．1010011B．01100110C．00110001D．00110101

68．冯•诺伊曼机工作方式的基本特点是。

A．多指令流单数据流B．按地址访问并顺序执行指令

C．堆栈操作D．存储器按内部选择地址

69．邮局对信件自动分拣，使用的计算机技术是______。

A．机器翻译B.模式识别C.机器证明D.自然语言理解

70．两补码数相加，采用1位符号位，当______时，表示结果溢出。

A．符号位有进位B．符号位进位和最高位进位异或结果为0

C．符号位为1D．符号位进位和最高位进位异或结果为1

71．设［X］补=1.x1x2x3x4,当满足______时，X>-1/2成立。

A．x1必须为1，x2x3x4至少有一个为1B．x1必须为1，x2x3x4任意

C．x1必须为0，x2x3x4至少有一个为1D．x1必须为0，x2x3x4任意

72．设寄存器位数为8位，机器数采用补码形式（含一位符号位）。

对应于十进制数-27，寄存器内为______。

A．27HB．9BHC．E5HD．5AH

填空

1．存储系统的层次化结构中，其中主存和Cache构成高速缓冲存储系统而主存和辅存构成的_____________。

2．某主存系统，Cache分为4组，组内有2块（路）。

采用N路组相联映像方式主存块15被映射到Cache的第______组、第________块（分区和分组均从0开始）。

3．CPU对信息I/O的控制方式主要分为程序查询方式、程序中断方式、____________和通道技术等。

4．CPU中保存当前正在执行命令的寄存器是____________。

5．完整的计算机系统包括软件系统和_____________________。

6．基址寻址方式中，操作数的有效地址是__________________________。

7．描述浮点数操作速度指标的是__________________________________。

8．十六进制数20用BCD码表示为_________________________________。

9．某计算机有五级中断L5-L1，若中断响应优先级从高到低的顺序L1、L2、L3、L4、L5，且要求中断处理优先级从高到低的顺序为L4、L5、L2、L1、L3，则L1的中断处理程序中设置的屏蔽字是。

10．一个计算机系统中，主存的容量为12MB，Cache的容量为400KB，则存储系统的总容量为_____。

11．在直接寻址方式中，操作数存放在中。

12.微指令有操作控制字段和____________________________两部分组成。

13.总线的两个显著特点是共享性和________________________________。

14.DMA的数据传输过程分为预处理、数据传送和____________三个阶段。

15．采用主存、Cache和辅助存储器组成三级存储系统，其目的是为了解决________________________________________________两个问题。

16．采用DMA方式传送数据时，每传送一个数据要占用一个____________周期。

17．寻址方式可以分为____________和数据寻址。

18．设字长8位（含1位符号位），真值X=-1011，则[X]补=____________。

19．现有4级流水线，假设完成各步操作的时间依次为70ns、100ns、80ns、50ns，则理想情况下每隔____________会有一个结果产出。

20．CPU对Cache和主存同时写操作时，为了保存Cache和主存内容一致，通常采用全写法和__________两种不同的策略。

21.PCI总线宽度为32位，总线的时钟频率为8MHZ，总线的最大传输速率为____________。

22.CPU的基本结构包括ALU、寄存器、____________和中断系统。

24．Cache到主存的地址映射方式有直接映像、和全相联映像。

25.使用74181器件构成一个16位的ALU，需要使用____________片。

26.若数据在存储器中采用低字节为字地址的方式存放，则十六进制数12345678H的存储字节按地址由小到大依次是____________。

27.CPU的基本结构包括ALU、寄存器、____________和中断系统。

28.若数据在存储器中采用高字节为字地址的方式存放，则十六进制数12345678H的存储字节按地址由小到大依次是____________。

29.设机器数字长8位（含2位符号位），若机器数DAH为补码，则算术左移一位为，算术右移一位为。

30.一个完整的指令周期包括、、执行周期和中断周期。

31．设A表示形式地址，则相对寻址方式的有效地址EA=。

32．N个设备采用链式查询方式需要___________根控制线，计数器定时查询方式需要___________根控制线，独立请求需要___________根控制线。

33.某计算机有四级中断，优先级从高到低为1,2,3,4.若将1级中断的屏蔽字改为1000,2级中断的屏蔽字改为1111，3级中断的屏蔽字改为1101,4级中断的屏蔽字改为1010，则修改后的优先次序从高到低为____________。

简答题

1．冯•诺依曼计算机的特点是什么？

2.存储系统采用什么样的层次结构主要为解决什么问题？

存储系统采用Cache层次的原因是什么，Cache的替换算法有哪些？

3．列举常用的寻址方式及对应的有效地址的计算方法（至少列举5种）。

4．简述中断周期的数据流。

5．简述总线的三种控制方式及各自的特点。

6．异步通信与同步通信的主要区别是什么，说明通信双方如何联络。

7．简述中断周期的数据流。

8．存储器和寄存器是一回事吗？

如果不是如何区分？

9．在中断系统中INTR、INT、EINT三个触发器各有何作用？

计算题

按机器补码浮点运算步骤，计算[x±y]补.

（1）x=2-011×（-0.100010），y=2-010×（-0.011111）；

（2）x=2101×（-0.100101），y=2100×（-0.001111）。

综合题

1.设CPU共有16根地址线，8根数据线，并用

（低电平有效）作访存控制信号，

作读写命令信号（高电平为读，低电平为写）。

现有下列存储芯片：

1K×4位RAM，4K×8位RAM，2K×8位ROM。

主存地址空间分配为最小2K地址空间为系统程序区；相邻2K地址空间为用户程序区。

回答以下问题：

（1）指出选用的存储芯片类型及数量；

（2）写出所选芯片的地址分布。

（3）选择适当的译码器及逻辑门画出片选逻辑图。

（15分）

2.某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：

（1）该机所允许的最大主存空间是多少？

（2）若每个模块板为32K×8位，共需几个模块板？

（3）每个模块板内共有几片RAM芯片？

（4）共有多少片RAM？

（5）CPU如何选择各模块板？

3.设某主机内存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射的Cache组织。

（15分）

（1）画出主存地址字段中各段的位数。

（2）设Cache的初态位空，CPU依次从主存第0,1,2,3，...，89号单元读出90个字（主存一次读出一个字），并重复按次次序读8次，问命中率是多少？

（3）若Cache的速度是主存速度的6倍，试问有无Cache，速度提高多少倍？

5．某机主存容量为4M×16位，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等六种寻址方式，试回答：

（1）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大范围；（3）一次间址和多次间址的寻址范围；（4）立即数的范围（十进制表示）；（5）相对寻址的位移量（十进制表示）。

（15分）

6.某机字长16位，存储器直接寻址空间为128字，变址时的位移量为-64~+63，16个通用寄存器均可作为变址寄存器。

采用扩展操作码技术，设计一套指令系统格式，满足下列寻址类型的要求：

（1）直接寻址的二地址指令3条；

（2）变址寻址的一地址指令6条；（3）寄存器寻址的二地址指令8条；（4）直接寻址的一地址指令12条；（5）零地址指令32条。

（15分）

7．已知CPU结构如下图所示，其中包括一个累加器AC，一个状态寄存器和其他几个寄存器。

各部分之间的连线表示数据通路，箭头表示信息传递方向。

试完成以下工作：

（1）写出图中四个寄存器A、B、C、D的名称和作用；

（2）简述完成指令ADDY的数据通路（Y为存储单元地址），本指令完成的功能为（AC）+（Y）->（AC）。

（15分）

8．设单总线计算机结构下图所示，其中M为主存，XR为变址寄存器，EAR为有效地址寄存器，LATCH为锁存器。

假设指令地址已存于PC中，画出“LDA*D”和“SUBX,D”指令周期信息流程图，并列出相应的控制信号序列。

（15分）

说明：

（1）“LDA*D”指令字中*表示相对寻址，D为相对位移量。

（2）“SUBX,D”指令字中X为变址寄存器XR，D为形式地址。

（3）寄存器的输入和输出均受控制信号控制，例如，PCi表示PC的输入控制信号，MDRo表示MDR的输出控制信号。

（4）凡是需要经过总线实现寄存器之间的传送，需要在流程图中注明，如PCBusMAR，相应控制信号为PCo和MARi。

9.

（1）画出主机框图（寄存器级）；

（2）若存储器容量为32K×16位，指出图中各寄存器的位数；

（3）写出ADDM（M为主存地址）的信息流程。

（20分）