基于FPGA的DDS信号发生器的设计毕业设计.docx

基于FPGA的DDS信号发生器的设计毕业设计.docx

《基于FPGA的DDS信号发生器的设计毕业设计.docx》由会员分享，可在线阅读，更多相关《基于FPGA的DDS信号发生器的设计毕业设计.docx（59页珍藏版）》请在冰点文库上搜索。

基于FPGA的DDS信号发生器的设计毕业设计

基于FPGA的DDS信号发生器的设计

摘要

信号发生器是一种常用的信号源，在教学、工业和科研中有着广泛的使用。

随着科学技术的发展和测量技术的进步，对信号源的要求越来越高，传统的信号发生器已无法满足目前日益发展的数字技术领域科研和教学的需要。

但近几年随着现场可编程门阵列（FPGA）和直接数字频率合成器（DDS）技术的快速发展和广泛应用，它具有频率分辨率极高、频率切换速度快、可编程、全数字化易于集成等优点，很好的解决了有传统信号发生器带来的一些问题。

因此研究基于FPGA的DDS发信号发生器具有重大意义。

在实现过程中，本设计选用了Altera公司的EPF10K10LC84-4芯片作为数字处理主芯片，充分利用该芯片的超大集成性和快速性。

数模转换选用型号为DAC0832芯片，DAC0832是单片直流输出型8位数/模转换器，利用COMS电流开关和控制逻辑来取得最少的电能损耗和最小的输出泄漏电流误差。

放大器则选用型号为OP07芯片，OP07是一种低噪声，非斩波稳零的双极性运算放大器集成电路，特别适用于高增益的测量设备和放大传感器的微弱信号等方面。

本文利用Altera的设计工具Max+PlusII并结合VHDL，在Max+PlusII中用VHDL编写程序代码，编译后写入EPF10K10LC84-4芯片，然后用DAC0832芯片和OP07芯片对EPF10K10LC84-4输出数字信号分别进行数模转换和放大，最终实现基于FPGA的DDS信号发生器的设计。

通过实验说明，本设计利用FPGA和DDS技术产生了两个频段的正弦波、方波、三角波等常规的函数信号。

关键词：

FPGA、DDS、信号发生器、VHDL语言

DesignofDDSsignalgeneratorbasedonFPGA

Abstract

Signalgeneratorisacommonlyusedsignalsource;itiswidelyusedinteaching,industryandsciencetechnology.Asthedevelopmentofscienceandtechnologyandmeasuringtechnology,thedemandforthesignalsourcehasincreasedhighly.Thetraditionalsignalgeneratorcannotsatisfythegrowingneedsofdigitaltechnologyforthedevelopmentofscientificresearchandteachinginthefield.ButinrecentyearsastherapiddevelopmentandwideapplicationofFPGAandDDStechnology,whichhasaveryhighfrequencyresolution,fastfrequencyswitching,andisprogrammable,highdigital,easyforintegration,theyhavebecomeverygoodsolutiontosomeproblemscausedbythetraditionalsignalgenerator.Therefore,theresearchofDDSsignalgeneratorbasedonFPGAhasgreatsignificance.

Intheimplementatingprocess,thisdesignchoosesEPF10K10LC84-4digitalprocessingchipofAlteraCorporationasthemainchip,makingfulluseofthefeaturesoflargeintegrationandfastofthechips.DACselectionmodelusestheDAC0832chip,whichisamonolithicDC-output8-bitd/aconverter,usingCOMScurrentswitchingandcontrollogictoachieveminimalenergylossandminimumleakagecurrentoftheoutputoftheerror.ModelofamplifierselectsOP07chip,whichisalow-noise,non-zerobipolarChopper-Stabilizedoperationalamplifierintegratedcircuitsanditisespeciallysuitableforhighgainmeasurementdeviceandamplificationofweaksignalandsoon.ThisthesisusesthedesigntoolofMax+PlusIIbyAlteraandcombinedwithVHDL,usingVHDLtowriteprogramcodeintheMax+PlusII,andwritesitinEPF10K10LC84-4chipafterbeenthecompiled.AndthenusetheDAC0832chipandOP07chiptogoonAnalog-to-digitalconversionandamplificationtothedigitaloutputsignalofEPF10K10LC84-4tofinallyrealizethedesignbasedonFPGAandDDSsignalgenerator.

TheexperimentdemonstratesthatthisdesignusingFPGAandDDStechnologytoproducetwo-bandconventionalfunctionsignalslikesinewave,squarewave,andtrianglewave.

Keywords:

FPGA,DDS,signalgenerator,VHDLlanguage

插图清单

表格清单

引言

信号发生器从上世纪20年代诞生发展到如今，从技术上看，先后经历了模拟式信号发生器—数字式信号发生器—虚拟信号发生器三个发展阶段。

从40年到60年代期间，信号发生器主要采用以电子管工艺为基础的模拟电路构成;此时的信号发生器不仅其电路结构复杂、产生波形种类少，而且信号的精度和可控性都不够好。

到了60年代中期，随着晶体管工艺的出现、大规模和超大规模集成电路的应用，使信号发生器得到了一定的发展，其信号的输出精度得到一定提高。

到了70年代微处理器出现以后，使得信号发生器的产生方法发生了改变;这个时期的信号发生器多以软件为主，实质是采用微处理器对DAC的程序控制，就可以得到各种简单的波形。

软件控制波形的一个最大缺点就是输出波形的频率低，这主要是由CPU的工作速度决定的，如果想提高频率就要改进软件程序减少其指令执行周期时间或提高CPU的时钟周期，但这些办法是有限度的，根本的办法还是要改进硬件电路。

到了80年代后，随着DDS（直接数字频率合成）技术逐步发展成熟以及其专用DDS芯片（如AD公司的：

AD7008、AD9850、AD9851、AD9852、AD9854、AD9858等）的面世，使得数字信号发生器得到迅速的发展。

运用微处理器和专用DDS芯片设计出的信号发生器在这一时期得到广泛应用。

这类信号发生器不仅能产生传统函数信号发生器能产生的正弦波、方波、三角波、锯齿波等，还能产生任意编辑的波形。

进入90年代，随着现场可编程门阵列（FPGA）技术的迅速发展和广泛应用以及硬件描述语言的标准化进一步确立，极大的促进了数字化技术在电子测量仪器中的应用，使原有的模拟信号处理逐步被数字信号处理所代替，从而扩充了仪器信号处理能力。

为数字信号发生器的实现提供了更简捷的实现方式。

如今，随着百万门以上的大规模可编程逻辑器件的陆续面世，以及嵌入式处理器软核的成熟，使得SOPC（SystemOnaProgrammableChip）步入大规模应用阶段，在一片FPGA上实现一个完备的数字处理系统已成为可能。

而随着单片机技术的成熟和ARM处理器技术的发展，为数字信号发生器的设计又多了一种实现方式。

第1章绪论

1.1概述

信号发生器作为一种常用的信号源，在现代通信领域和测量领域是最普通、最基本也是应用最广泛的电子仪器之一。

例如：

电子测量、产品检修以及各种电类实验室等。

信号发生器的种类繁多，如：

脉冲信号发生器、函数信号发生器、扫频信号发生器等，这些信号发生器的主要功能是为待测器件或设备提供不同频率、不同波形的电压、电流信号，例如：

正弦波、方波、三角波、锯齿波等。

随着现代电子技术的飞速发展，现代电子测量工作对波形发生器的性能提出了更高的要求，要操作方便，输出波形质量好，输出频率范围宽，输出频率稳定度、准确度及分辨率高，频率转换速度快且频率转换时输出波形相位连续等。

可见，为适应现代电子技术的不断发展和市场需求，研究制作高性能的任意披形发生器十分有必要，而且意义重大。

1.2信号发生器的国内外现状和应用

近几年随着FPGA和DDS技术的快速发展，基于FPGA实现的DDS信号发生器不仅能产生传统函数信号发生器说能产生的波形，还可以产生任意编辑的波形，这是其他频率合成方式所没有的。

通过DDS这种方法产生任意波是一种简单且具有频率分辨率极高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成、体积小、重量轻、有效的降低成本等优点，这都是其他方法所无法比拟的。

在教学、科研和各种技术保障中，都有着广泛的使用。

同时由于自身特点决定了它存在着以下两个比较明显的缺点：

一是输出信号的杂散比较大，二是输出信号的带宽受到限制。

当然这些问题已随着技术的发展这些问题正在得到解决。

如通过增长波形ROM的长度减小相位截断误差。

通过增加波形ROM的字长和D/A量化误差。

在比较新的DDS芯片中普遍都采用了12bit的D/A转换器，分析DDS频谱特性，提出了一些降低杂散功率的方法，用随机抖动法提高无杂散动态范围。

通过采用先进的工艺和低功耗的设计和提高DDS芯片工作频率，获得频带比较宽的信号了。

1.3本论文研究的背景与意义

在现代电子技术的研究及应用领域中，常常需要高精度且频率可调的信号源。

并且要求由数字信号来控制，这就是数字式频率合成器，也即DDS技术。

首先，DDS的频率分辨率在相位累加器的位数N足够大时，理论上可以获得相应的分辨精度，这是传统方法难以实现的；其次，DDS是一个全数字结构的开环系统，无反馈环节，因此其速度极快，一般在毫微秒量级；再次DDS的相位误差主要以来于时钟的相位特性，相位误差小；第四，DDS的相位是连续变化的，形成的信号具有良好的频谱，这是传统的直接频率合成方法无法实现的。

因此，DDS技术为这类高精度且频率可调的信号发生器的设计与实现提供了理论依据与技术支持。

本设计选用了Altera公司的EPF10K10LC84-4芯片作为数字处理主芯片，利用VHDL语言在FPGA中设计出了产生正弦信号的DDS器件，充分利用了该芯片的超大集成性和快速性。

本文利用Altera的设计工具Max+PlusII并结合VHDL语言来实现基于FPGA的DDA的信号发生器的设计。

第2章FPGA简介

2.1FPGA简介

FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

2.1.1FPGA的基本概念

目前以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。

这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。

在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器或者其他更加完整的记忆块。

　　系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。

一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

FPGA一般来说比ASIC的速度要慢，无法完成复杂的设计，而且消耗更多的电能。

但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。

厂商也可能会提供便宜的但是编辑能力差的FPGA。

因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。

另外一种方法是用CPLD。

2.1.2FPGA技术的发展

自1985年Xilinx公司推出第一片现场可编程逻辑器件（FPGA）至今，FPGA已经历了十几年的发展历史。

在这十几年的发展过程中，以FPGA为代表的数字系统现场集成技术取得了惊人的发展：

现场可编程逻辑器件从最初的1200个可利用门，发展到90年代的25万个可利用门，乃至当新世纪来临之即，国际上现场可编程逻辑器件的著名厂商Altera公司、Xilinx公司又陆续推出了数百万门的单片FPGA芯片，将现场可编程器件的集成度提高到一个新的水平。

纵观现场可编程逻辑器件的发展历史，其之所以具有巨大的市场吸引力，根本在于：

FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促使FPGA越来越多地取代了ASIC的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。

目前，FPGA的主要发展动向是：

随着大规模现场可编程逻辑器件的发展，系统设计进入“片上可编程系统（SOPC）”的新纪元；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩充其IP库，以优化的资源更好的满足用户的需求，扩大市场；特别是引人注目的所谓FPGA动态可重构技术的开拓，将推动数字系统设计观念的巨大转变。

以FPGA为代表的数字系统现场集成技术发展的一些新动向，归纳起来有以下几点：

一、深亚微米技术的发展正在推动了片上系统（SOPC）的发展。

越来越多的复杂IC需要利用SOPC技术来制造。

而SOPC要利用深亚微米技术才能实现。

随着深亚微米技术的发展，使SOPC的实现成为可能。

与以往的芯片设计不同，SOPC需要对设计IC和在产品中实现的方法进行根本的重新评价。

新的SOPC世界要求一种着重于快速投放市场的，具有可重构性、高效自动化的设计方法。

这种方法的主要要素是：

1、系统级设计方法；2、高级的多处理器和特长指令字（VLIW）；3、应用级映射和编译。

但是，真正推动SOPC设计的将是系统级设计而不是特定的硬件或软件设计方法（如下图所示）。

系统级设计是把一个应用当作一个并行的通信任务系统的设计。

着重点放在设计活动的并行性以及在整个应用中利用高度并发的、平行的特性。

在SOPC领域中所要求的关键技术是在这些平台上把一个应用的系统级描述转化成一个高效率的实现。

为了实现SOPC，国际上著名的现场可编程逻辑器件的厂商Altera公司、Xilinx公司都为此在努力，开发出适于系统集成的新器件和开发工具，这又进一步促进了SOPC的发展。

二、芯片朝着高密度、低压、低功耗的方向挺进。

采用深亚微米的半导体工艺后，器件在性能提高的同时，价格也在逐步降低。

由于便携式应用产品的发展，对现场可编程器件的低压、低功耗的要求日益迫切。

因此，无论那个厂家、哪种类型的产品，都在瞄准这个方向而努力。

例如在前面所提到的Xilinx公司的SpantanTM系列的FPGA、Altera公司的APEX 20KE器件、ACEX系列以及Actel公司的SX系列产品都是向高密度、低压、低功耗发展的典范。

不仅如此，更有新型的公司以其特色的技术加入低压、低功耗芯片的竞争。

典型的如Philips Semiconductors推出的 CoolRunner 960，是一种具有960个宏单元的CPLD，无论在何种应用中，都能提供标准的6ns传输延迟、工作于3V的电压下。

该器件低功耗的关键是采用了Zero Power互连阵列，它用一个由外部逻辑实现的CMOS门，代替了其它CPLD常用的对电流敏感的运放。

这样当其它的相等规模的CPLD需要消耗250mA的静电流时，CoolRunner 960的耗电不到100mA。

三、IP库的发展及其作用。

为了更好的满足设计人员的需要，扩大市场，各大现场可编程逻辑器件的厂商都在不断的扩充其知识产权（IP）核心库。

这些核心库都是预定义的、经过测试和验证的、优化的、可保证正确的功能。

设计人员可以利用这些现成的IP库资源，高效准确的完成复杂片上的系统设计。

典型的IP核心库有Xilinx公司提供的 LogiCORE和AllianceCORE。

四、FPGA动态可重构技术意义深远。

随着数字逻辑系统功能复杂化的需求，单片系统的芯片正朝着超大规模、高密度的方向发展。

与此同时，人们却发现一个有趣的现象，即一个超大规模的数字时序系统芯片，在其工作时，从时间轴上来看，并不是每一瞬间系统的各个部分都在工作，而系统是各个局部模块功能在时间链上的总成。

同时，人们还发现，基于 SRAM编程的FPGA可以在外部逻辑的控制下，通过存储于存储器中不同的目标系统数据的重新下载，来实现芯片逻辑功能的改变。

正是基于这个称之为静态系统重构的技术，有人设想，能不能利用芯片的这种分时复用特性，用较小规模的FPGA芯片来实现更大规模的数字时序系统。

在研究过程中，有人尝试了这种设想，发现常规的SRAM的FPGA只能实现静态系统重构。

这是因为该芯片功能的重新配置大约需要数毫秒到数十毫秒量级的时间；而在重新配置数据的过程中，旧的逻辑功能失去，新的逻辑功能尚未建立，电路逻辑在时间轴上断裂，系统功能无法动态连接。

但是，要实现高速的动态重构，要求芯片功能的重新配置时间缩短到纳秒量级，这就需要对FPGA的结构进行革新。

可以预见，一旦实现了FPGA的动态重构，则将引发数字系统的设计的思想的巨大转变。

综上所述，我们可以看到在新世纪，以FPGA为代表的数字系统现场集成技术正朝着以下几个方向发展。

1、随着便携式设备需求的增长，对现场可编程器件的低压、低功耗的要求日益迫切。

2、芯片向大规模系统芯片挺进，力求在大规模应用中取代ASIC。

3、为增强市场竞争力，各大厂商都在积极推广其知识产权IP库。

4、动态可重构技术的发展，将带来系统设计方法的转变。

2.2FPGA设计技术

随着微电子技术与工艺的飞速发展，可编程逻辑器件的发展取得了长足的进步。

从早期的只能存储少量数据，完成简单逻辑功能的PROM、EPROM、EEPROM，到今天已经发展成可以完成超大规模的FPGA。

随着工艺技术的发展与市场需要，超大规模、高速、低功耗的新型FPGA不断推陈出新。

新一代的FPGA甚至集成了CPU（中央处理器）或DSP（数字处理器）内核，在一片FPGA上进行软硬件协同设计，为实现SOPC（SystemOnProgrammableChip片上可编程系统）提供了强大的硬件支持。

FPGA已经成为PLD器件的主流。

2.2.1FPGA工作原理

FPGA采用了逻辑单元阵列LCA（LogicCellArray）这样一个概念，内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。

2.2.2FPGA基本特点

　　1、采用FPGA设计ASIC电路（专用集成电路），用户不需要投片生产，就能得到合用的芯片。

　　2、FPGA可做其它全定制或半定制ASIC电路的中试样片。

　　3、FPGA内部有丰富的触发器和I/O引脚。

　　4、FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

　　5、FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。

用户可以根据不同的配置模式，采用不同的编程方式。

　　加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。

掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。

FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。

当需要修改FPGA功能时，只需换一片EPROM即可。

这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。

因此，FPGA的使用非常灵活。

2.3CPLD和FPGA的主要区别和优缺点对比

2.3.1CPLD和FPGA的主要区别

1、布线能力：

CPLD内连率高，不需要人工布局布线来优化速度和面积，较FPGA更适合于EDA芯片设计的可编程验证。

2、延迟小预测能力：

CPLD连续式布线结构决定时序延时是均匀的和可预测的，FPGA分段式布线结构决定了不可预测时间延迟。

3、集成度的不同：

CPLD：

500~50000门、FPGA：

1K~10M门。

4、应用范围的不同：

CPLD逻辑能力强而寄存器少，适用于控制密集型系统；FPGA逻辑能力较弱但寄存器多，适于数据密集型系统。

2.3.2CPLD和FPGA的主要区别和优缺点对比

1、结构：

FPGA器件在结构上，由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块来实现一定的逻辑功能；CPLD是将多个可编程阵列逻辑（PAL）器件集成到一个芯片，具有类似PAL的结构。

一般情况下CPLD器件中至少包含三种结构：

可编程逻辑功能块（FB）；可编程I/O单元；可编程内部连线。

2、集成度：

FPGA可以达到比CPLD更高的集成度，同时也具有更复杂的布线结和逻辑实现。

3、适合结构：

FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而积项丰富的结构。

4、编程：

CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程，在编程上FPGA比CPLD具有更大的灵活性。

5、功率消耗：

CPLD的缺点比较突出。

一般情况下，CPLD功耗要比FPGA大，且集成度越高越明显。

6、速度：

CPLD优于FPGA。

由于FPGA是门级编程，且CLB之间是采用分布式互连；而CPLD是逻辑块级编程，且其逻辑块互连是集总式的。

因此CPLD比FPGA有较高的速度和较大的时间可预测性，产品可以给出引腿到引腿的最大延迟时间。

7、编程方式：