象棋竞赛计时器1详解.docx
《象棋竞赛计时器1详解.docx》由会员分享，可在线阅读，更多相关《象棋竞赛计时器1详解.docx（20页珍藏版）》请在冰点文库上搜索。
象棋竞赛计时器1详解
等级:
课程设计
课程名称
数字电子技术
课题名称
象棋竞赛计时器设计
专业
电子信息工程
班级
1401
学号
201401030121
姓名
曾举正
指导老师
陈意军
2016年9月22日
前言····································2
第1章设计思路与流程···························3
1.1设计思路····························3
1.2设计流程与框图·························3
第2章单元电路的设计及其仿真·······················4
2.1震荡电路的设计·························4
2.2译码显示模块··························5
2.360秒计时电路·························6
2.4四小时显示电路························7
2.460秒倒计时电路························7
2.5总电路的设计·························8
第3章各部分电路的仿真结果·························9
3.160秒计时电路仿真······················9
3.2四小时计时电路仿真······················10
3.360秒倒计时电路仿真······················10
3.4总电路的仿真·························11
第4章硬件电路的安装与调试·························11
4.1电路调试的设备························11
4.2安装的流程与原则·······················11
4.3调试结果···························12
4.4问题处理····························12
第5章总结与体会·····························13
第6章附录································13
6.174LS160芯片管脚图·······················13
6.274LS192芯片引脚图······················14
6.3元件清单···························15
6.4参考文献···························15
前言
本次的数字电路课程设计对本组的要求是设计并调试一个象棋竞赛计时器电路，课程设计是在学习中非常重要的一个环节，也有助于理论学习与实践两两结合，计时器在实际生活中也是必不可少的，如电风扇的定时，洗衣机的定时工作，交通灯的定时切换等等。
在象棋竞赛中，甲乙比赛开始，4小时计时器开始工作，4小时计时完成后开始下快棋阶段，甲乙每步棋限时60秒，60秒倒计时电路开始工作，60秒用完后，切换至乙。
本设计主要能完成：
显示4时00分00秒和60秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、置数、启动和暂停功能；4时00分00秒计时器为递增计时，其计时间隔为1秒；60秒计时器为递减计时，计时器走到到零时，数码显示器显示00，同时灯亮报警。
第1章设计思路与流程
1.1设计思路
四小时的计时电路可用74LS160设计，这里用到五个数码管，分别用来记录小时、分钟、秒钟。
当甲乙公共的4小时做完后可将小时的高电平取出来再经过一个非门和CP脉冲进行与运算，当数字为4时CP脉冲与上0，这样就阻止了脉冲再进入4小时计时电路，达到了显示4小时的数字并停止的想法。
而60秒的倒计时电路这里用74LS192的芯片来设计，这里需要用到两个数码管。
1.2设计流程与框图
总体参考方案框图如下图1.2.1所示。
它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路等模块组成。
其中计数器和控制电路是系统的主要模块。
计数器完成4小时00分00秒和60秒倒计时功能，而控制电路完成计数器的直接清零、启动计数、置数、暂停/连续计数、译码显示电路的显示与定时时间到报警等功能。
图1.2.1
本设计的脉冲发生器由555集成电路及TTL门电路组成。
数码管由74LS38及七段共阴极显示器组成。
后面会介绍这些。
第2章单元电路的设计
2.1振荡电路的设计
由555定时器构成的多谐振荡器如图3所示，RA，RB和C是外接定时元件，电路中将高电平触发端（6脚）和低电平触发端（2脚）并接后接到RB和C的连接处，将放电端（7脚）接到RA，RB的连接处。
由于接通电源瞬间，电容C来不及充电，电容器两端电压为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出为高电平，放电管V1截止。
这时，电源经RA，RB对电容C充电，使电压按指数规律上升，当上升到（2/3）Vcc时，输出为低电平，放电管V1导通，把从（1/3）Vcc上升到（2/3）Vcc由于放电管V1导通，电容C通过电阻RB和放电管放电，电路进人第二暂稳态，其维持时间的长短与电容的放电时间有关，随着C的放电，下降，当下降到（1/3）Vcc时，输出为高电平，放电管V1截止，Vcc再次对电容C充电，电路又翻转到第一暂稳态
主要的设计要点是，利用电容C1的充放电，得到不同的电平，555里面的两个比较在不同电平间翻转，进而给RS触发器提供输入，从而输出谐振方波来。
而输出的频率，可以用下面的公式计算：
。
图2.1.1555管脚图图2.1.2555多谐振荡电路图
2.2译码显示模块
此模块主要是由74LS48译码器和共阴极七段LED显示器组成，通过计数器加到译码器，从而实现共阴极七段LED显示器从30递减到零的计数显示功能。
74LS48是七段显示译码器，其管脚图如下图2-9所示。
现将各管脚功能介绍一下：
A、B、C、D是BCD码的输入端；
a,b,c,d,e,f,g是输出端；
试灯输入端
：
低电平有效。
当
＝0时，
数码管的七段应全亮，与输入的译码信号无关。
本输入端用于测试数码管的好坏；
动态灭零输入端
：
低电平有效。
当
＝1、
＝0、且译码输入为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。
本输入端用于消隐无效的0。
如数据0034.50可显示为34.5；
灭灯输入/动态灭零输出端
：
这是一个特殊的端钮，有时用作输入，有时用作输出。
当
作为输入使用，且
＝0时，数码管七段全灭，与译码输入无关。
当RBOBI/作为输出使用时，受控于
和
：
当
＝1且
＝0时，
＝0；其它情况下
＝1。
本端钮主要用于显示多位数字时，多个译码器之间的连接。
图2.2.174LS48管脚图
共阴极七段LED显示器是较常用的显示数码管，但在使用时要注意的是：
看清楚自己用的数码管是共阴极还是共阳极的（实验室提供共阴极
的），其管脚图如下图2.2.2所示。
还要注意在数码管电路上加上一保护电阻，起限电流的作用。
图2.2.2共阴极七段LED显示器管脚图
2.3六十秒计时电路
六十秒计时电路是4小时计时电路的基础，因为4小时计时电路是由一个四进制的电路和两个六十进制的电路组合而成。
电路如图2.3.1所示，这里60秒计时电路由两块74LS160的芯片设计而成，1Hz的脉冲从U5和U4的CLK端进入，U5的ENT=ENP=1,此时芯片为计数状态，U5的RCO进位端接U4的ENP与ENT，U4、U5的~LOAD端接7420N的输出，只要数码管显示60，两片芯片重新置数。
图2.3.1
2.4四小时计时电路
此电路用的是74LS160芯片来设计计的，192芯片虽说既可以做倒计时又可以做普通计时，但是192芯片需要设置一些管脚参数，要多连接一些线，为了方便起见，这里选择用了74LS160芯片。
CP脉冲与上从小时数码管那里取来的高电平然后从第五块芯片的CLK端进入，当满10时向十位进一并个位置零，当秒达到六十时向分钟的个位进一，并将秒钟置零，分钟进小时原理与此相同。
一些重要芯片的管脚图将会在附录中贴上，下面2.3.1是四小时计时单元电路。
这里用的Multisim仿真，数码管已有译码功能。
图2.4.1四小时计时单元电路
2.5六十秒倒计时电路的设计
60秒倒计时电路用的是74LS192的芯片来设计的，74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，这里用到它的逆计数。
先将两位芯片各置成6、0的数字，然后将脉冲从down端接入，U1的~LOAD与UP端接高电平，CLR端接地，借位端~BO接U2的down端，然后ABCD端按照想要的数接地或者接高电平。
我这里接了一个与门，是为了实验总电路，不必在意。
设计的电路图如图2.5.1所示
图2.5.1
2.6总电路的设计
总电路的设计如图2.6.1所示，大部分是将4小时计时电路与60秒倒计时电路融合，在此的基础之上加了一些报警的显示与控制甲乙切换的电路，看到下面一部分电路，S1与S2其实是一个联动开关，S1打上，S2跟着打上，这个开关是用来控制甲乙计时的切换的，并且显示此时是甲在下棋还是乙在下棋，两个数码管之间的与门电路，是为了让倒计时电路只能在4小时计时电路工作完成之后启动，而不会出现4小时还没计完，60秒倒计时就在工作了的情况。
加了许多非门电路的那一块是60秒倒计时完成的报警电路，只要数码管显示00，灯亮警告。
其实这部分电路还可以优化一下的，不用这么多的非门电路，可以考虑用或门电路来实现。
图2.6.1
第3章各部分电路的仿真结果
3.160秒计时电路仿真
输入1Hz的脉冲，U1的QA、QC和U2的QA、QD接四输入与门仿真如图3.1.1所示，结果正确
图3.1.1
3.2四小时计时电路仿真
脉冲设置成1Hz,仿真结果如图3.2.1所示，结果正确。
图3.2.1
3.360秒倒计时电路仿真
U1的ABCD端接地，设置为0，U2的AD端接地，BC端接高电平，设置成6，这样置数时就会置成60了，仿真如3.3.1所示，结果正确
图3.3.1
3.4总电路的仿真
脉冲设置成1Hz,上下两部分电路连接好，仿真结果如下图3.4.1所示
图3.4.1
第4章硬件电路的安装与调试
4.1电路调试的设备
采用数字电路实验台，试验箱、FPGA开发板的其中一个装置完成设计的硬件电路搭接。
当然，芯片也是必不可少的。
4.2安装的流程与原则
此次电路安装较为复杂，有着较多的芯片要连接，需要连的线会非常多，如果没有一个系统的想法连线而是看到哪根线就连那根线的话就会很容易犯错误，比如有根线没接，等等问题，非常难排查。
接线之前应该先检查线的好坏，这个非常重要，因为如果没检查线的好坏就贸然去接的话，如果有坏的线，整个电路都不工作，而且很容易烧芯片，故障很难排查，所以，接线之前一定要检查线的好坏。
检查线的好坏之后还要检查芯片与芯片座还有数码管的好坏。
接线时按一个模块一个模块的接，先接个位，个位能用了再接十位，十位能用了再个位十位结合起来，先接秒钟在接分钟，秒钟能用了再接分钟，再结合，最后再接小时。
4.3调试结果
下面分别是60秒倒计时（图3.3.1此时显示39字样）与4小时计时（图3.3.2第二个数码管是坏的小时是第一位，分钟是3，4位）的调试结果
图4.3.1
图4.3.2
4.4问题处理
安装调试过程中由于操作不熟练，出现了很多问题，在此提出，并解决
（1）调试时数码管一直显示那个数字不动
数码管不动，可能是控制那个数码管的芯片坏了或者是那个芯片忘记接上电源了
（2）线没接错，但是无论怎么调也调不出正确的结果
先按问题一的解决方法来调试，要是还是不行就检查一下芯片座，我遇到过重样的问题，调了好久，最终发现是芯片座坏了。
（3）有一次整个左边的芯片都不工作
经检查是左边没引电过来，实验箱左边本来是没有电的，需要从右边引过来。
第5章总结与体会
这次的数电课程设计非常的有意义，它不仅仅让我把学到的东西用到实践之中来，实现了理论与实践结合，而且还提高了我解决问题的能力，遇到问题不慌张，冷静的分析然后解决问题。
先是理论分析，然后设计电路，整个过程都需要非常多的时间与精力，光有这些还不行，还需要非常大的耐心去分析问题的所在与寻找资料借鉴，可以说这次的数电课程设计是对个人的能力的一个大的考验，也是对个人能力的一个大的提高。
此次最难的我感觉还是硬件的调试，需要检查的问题太多了，非常容易出差错，并且问题比较难以排查出来，线路的连接需要在头脑里面有一个很清晰的思路，没有思路而去连线的话，看是看可能还还好，回头再去看的话将会是一团乱麻，没发据徐下去，这时又要重新连过线。
若是有个清晰的思路一个模块一个模块的去连接的话，如果出了错误的话还能回过头去排查错误。
这次的课程设计还增强了同学之间的团结互助的精神，比如同学之间相互帮助排查错误等等。
最后，课程设计能够顺利的完成是离不开老师的指导的，在这里要特别感谢老师的指导，提供一些设计上的思路。
第6章附录
6.174LS160芯片管脚图
图6.1.174LS160引脚图
图6.1.274LS160的逻辑功能表
6.274LS192芯片引脚图
图6.2.174LS192芯片引脚图
图6.2.274LS192时序功能表
6.3元件清单
74LS160
5片
74LS192
2片
7404N
2片
7420N
2片
7400N
1片
7408N
1片
实验箱
1个
导线
若干
6.4参考文献
《数字电子技术基础》（第五版）阎石主编
《电子技术与EDA技术实验及仿真》郭照南孙胜麟主编陈意军主审
电气信息学院课程设计评分标准
环节
项目
评价
优
良
中
及格
不及格
实践环节（70%）
1、设计方案合理性与创造性
2、开发板焊接及其调试完成情况
3、硬件设计或软件编程完成情况
4、硬件测试或软件调试结果*
5、解决问题能力及答辩情况
6、纪律和出勤情况
设计报告（30%）
1、设计报告内容完整、规范，
2、图纸正确、清晰，
3、设计步骤规范、正确，
4、设计结果可行
综合评价
课程设计成绩评定为：
□优□良□中□及格□不及格
指导老师签名：
________________
日期：
________________
升级会员 