数字时钟设计方案.docx

数字时钟设计方案.docx

《数字时钟设计方案.docx》由会员分享，可在线阅读，更多相关《数字时钟设计方案.docx（14页珍藏版）》请在冰点文库上搜索。

数字时钟设计方案

数字时钟方案设计

摘要3

一、设计目的.3

二、设计要求3

三、选择器件.3

四、器件介绍.4

五、设计的具体实现.8

六、实验仿真.12

七、心得体会.19

八、参考文献.20

摘要

数字时钟最主要的部件是计时，显示具体的时间。

数字时钟主要是时、分、秒的显示，众所周知，一天有二十四小时，一小时有六十分钟，一分钟有六十秒，因此数字时钟的核心部件就是计数器，主要的是二十四进制和六十进制的计数器。

计数器有很多种类，74160是一种四位二进制计数器，通过它可以设计岀不同进制的计时器，可以用来像数字时钟一样显示时、分、秒。

将74160计数器的输出端经过译码器接到七段数码管上，就可以完成时，分，秒的显示。

将74160计数器，译码器和七段数码管封装在一起，输入IHZ的外输入脉冲信号，就可实现数字时钟的整体设计。

关键字：

74160计数器7448译码器七段数码管数字时钟

一、设计目的

1、掌握不同进制计数器的设计方法，学会运用集成芯片来达到不同进制计数器的设计；

2、掌握数码管的使用方法以及如何通过译码器将计数器输出的信号值正确地在数码管上显示出来。

二、设计要求

1、用74160设计一个数字钟电路，使之能够从0时0分0秒到23时59分59秒循环计时；另外最好能够通过数码管将时分秒显示出来。

假定已有频率为IHZ的外输入脉冲。

2、提示：

显示部分可通过7448和7段数码管实现。

3、利用QUARTUSH等软件进行时钟方案设计，并进行仿真。

三、选择器件

1>74160计数器

2、7448译码器

6个

4个

3个

设计方案要求提供

1个

3、7段数码显示管

4、与门

5、与非门

6、IHZ的外输入脉冲信号

7、+5V直流稳压电源

8、导线若干

四、器件介绍

74160计数器"74160计数器是一种十进制同步计数器（异步清除）。

查阅74160计数器数据手册，则有：

（I）管脚图：

过给PE输入低电平，让其处于工作状态来置入一个数，从而实现不同进制计数器的设计；MR也是低电平有效，为异步清除输入端，可以通过给输MR输入低电平，而使其处于工作状态，从而实现计数器的复位功能；TC为进位输出端，当低位向高位有进位时，会向下一个计数器输入高电平；CP为时钟信号输入端;CET和CEP为高电平有效，给其输入高电平时，计数器才能正常计数，其中给CET输入低电平时，可以实现计时电路的暂停。

（2）功能表：

说明：

H—高电平L—低电平

X—任意

（3）逻辑图

2、7448译码器

数字钟计时器输岀的信号为842IBCD代码，需要经译码变成七段字形代码，用七段数码管显示出来。

数字显示译码器是驱动显示器的核心部件，它可以将输入代码转换成相应的数字显示代码，并在数码管上显示出来。

图&51所示为七段显示译码器7448的引脚图，输入A3、A2、Al和Ao接收四位二进制码，输出a〜g为高电平有效，可直接驱动共阴极显示器，三个•・，以增强器件的功能，扩大器件应用八辅助控制端7448的真值表如下所示。

引脚图74487448的真值表如下所示。

7448真值表

6

段数码管3、7

七段数码管引脚图

MR

PE

L

X

H

L

H

N

Hμ

1

1

1

5、与非门・・

ABY?

逻辑函数式为：

7

真值表:

BYA

100

101

101

0

1

1

五、设计流程

5.1系统概述

要想构成数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源（本方案中外提供IHZ的脉冲信号）。

IHZ的秒脉冲信号到计数器中进行计数。

由于计时的规律是:

60秒“分,60分“小时，24小时“天,这就需要分别设计60进制，24进制。

各计数器输岀的信号经译码器/驱动器送到数字显示器对应的笔划段，使得“时”、“分S“秒”得以数字显示。

获得标准秒脉冲信号后，可根据60秒为一分，60分为一小时，24时为一个计数周期的计数规则，经过6级计数器，分别得到秒、分、时的计时器。

其中分和秒计数器都是模数W60的计数器，即显示00-59,分为十位计数器和个位计数器。

Ill于秒和分的显示都为60进制，因此他们可山两级十进制计数器组成，其中秒和分的个位为十进制计数器，十位为六进制计数器，可利用两片74160集成电路来实现。

时计数器是一个“24翻T'的特殊进制计数器，当数字钟运行到23时59分59秒,秒的个位计数器再输入一个秒脉冲时，数字钟自动显示为00时00分00秒，从而实现日常生活中习惯的计时规律。

时计数器为二十四进制计数器，8显示为00-23,个位仍为十进制，而十位为三进制•即当十进位计到2,个位计到4时清零，就为二十四进制了。

数字钟的组成框图如下：

LT

RBI

BilRBd

曾兀卜AAhA召

IG15HL312UIO9

I）74LS247

【图】数字钟的组成框图

5.2.数字钟的工作原理

5.2.1利用两片74160组成60进制递增计数器

利用两片74160组成的同步60进制递增计数器如图示。

3Q2LrR：

.REbraiQI*GXD

W入

B7/

XBO

Wi

出

IT

JsT

雄4i

A

<2

b

C

d

Q

f

£

0

1

1

e

0

0

0

1

1

1

1

1

1

1

■

1

1

•

0

0

1

1

0

1

1

0

0

0

Q

2

1

×

e

0

1

0

I

1

1

0

1

1

e

1

3

1

X

0

0

1

1

I

1

1

1

I

0

e

1

4

I

X

t

1

0

0

I

0

1

1

0

0

1

1

5

I

X

e

1

0

1

I

1

e

1

1

0

1

1

1

M

■

1

1

0

I

0

0

1

I

1

X

1

7

1

X

■

1

1

1

I

I

1

1

O

0

B

•

9

1

X

1

0

0

0

i

1

1

1

1

1

1

1

9

1

×

1

0

0

1

I

1

1

1

1

0

1

1

10

1

X

1

0

1

0

I

0

■

0

I

I

■

1

11

1

X

1

0

1

1

1

0

e

1

1

0

0

1

12

1

X

1

1

0

0

1

0

1

0

0

0

1

1

13

1

X

1

I

0

1

I

1

0

0

I

0

1

1

14

I

×

I

I

I

0

I

0

B

0

I

I

1

1

IS

1

1

1

1

1

1

O

D

0

O

0

B

•

其中个位计数器（CI）接成十进制形式。

十位计数器（C2）选择QC与QB做反馈端，经与非门输出控制清零端（CLR,）,接成六进制计数形式。

个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出控制端（RCo）接至十位计数器容许端（ENT）,完成个位对十位计数器的进位控制。

当计数器状态为59时，CO端输出高电平，在同步级联方式下，容许高位计数器讣数。

选择信号源库中的IHZ方波信号作为计数器的测试时钟源。

5.2.2利用两片74160组成24进制递增计数器

利用两片74160组成24进制的递增计数器。

图中个位与十位计数器均接成十进制计数形式，釆用同步级连方式。

选择十位计数器的输出端QB和个位计数器的输岀端QC通过与非门NAND2控制两片计数器的清零端（CLR,）,利用状态24反馈清零，可实现24进制递增计数。

5∙—*»C

raj

523时、分、秒计数器的连接

分析时钟时分秒之间的进位特点可以发现：

1）当秒计数器显示59秒时，下一刻产生进位信号给分计数器；

2）当秒计数器显示59秒并且分计数器显示59分时，下一刻产生进位信号给时计数器；

3）当秒计数器显示59秒,分计数器显示59分并且时计数器显示23时时,下一刻产生清零信号，数字时钟清零为初始状态值；

由上述原理可以进行如下设计：

（图见下页）

1）秒计数器对分计数器的进位信号：

将个位计数器的RCO端和十位计数器的QC、QA端经与门由CO端输出，作进位输出控制，输入分计数器的个位计数器的ENT端。

2）分计数器对时计数器的进位信号：

将秒计数器对分计数器产生的进位信号和分计数器的QA、QC通过与门山CO端输出，作为进位输出控制，输入时计数器的个位的ENT端。

3）时计数器产生的清零信号：

利用反馈清零法，选择十位计数器的输出端QB和个位计数器的输出端QC通过与非门NAND2控制两片计数器的清零端（CLR'）,利用状态24反馈清零。

曲于清零前一刻为23时59分59秒，故清零后数字时钟就恢复至初始状态：

00时00分00秒。

10

5.3其他儿点说明

5.3.1对7448译码器和七段数码管的使用

如图所示，将LTSBI/RBOJRBIZ三个输入端均接高电平;

输入端的A,B,JD分别对应的4位NBCD码的四位（山低位到高位）；输出端的0A,OB,0C,0D,0E,OF,OG分别接到七段数码管的七个输入端，便实现了数字的显示，显示数字从0到9。

另一方面，也可以直接使用四段数码管来实现该功能：

即四段数码管可以看做将7448译码器和七段数码管封装在一起的显示单元。

六、实验仿真

下而利用qUartUSn软件进行波形仿真

6.160进制计数器仿真

1）电路图连接（PrOjeCt中的.bdf文件）

12

3）仿真波形

按钮生成仿真波形图时再点击Start按钮，当状态显示条为100%RePOrt点击ii.仿真波形图

6.224进制计数器仿真

1）电路图连接（PrOjeCt中的・bdf文件）

2）生成的・vwf文件・

3）仿真波形

X出勺Q：

%0tθΦa⅛

芒.FttooJ∣0L>if⅛B⅜fc^HRAmey

6.3数字时钟波形仿真

1）电路图连接（PrOjeCt中的.bdf文件）

16

2）生成的.VWf文件

3）仿真波形

UmrmJUjL讥IJrJlnmrUmn

∙⅛⅛s⅛⅛x⅛緞⅛s⅞⅞⅝a⅞総刚姣⅛≡⅞⅛κ•滋:

・媲*«；核総磁・;・：

催•:

溺:

淞;觀$脚潴細：

槨報鴉綁；s«綴磁洽：

：

郴磁郴:

SSSm锻舷做:

細

K•郴:

液：

矽喊檢X⅛W3V⅛K⅛X0S⅛癥:

・>瞬s⅞m5m¾⅞¾⅞≡m¾¾wjm⅞:

:

W⅞m⅞¾⅞¾⅞¾⅜⅞¾⅞⅞¾¾¾像⅜¾¾⅞⅞^¾⅜¾¾⅞⅝⅜⅞⅝

18

七、心得体会

通过对数字时钟课程设计的设计和仿真，我觉得自己真的学到了很多。

首先，我对数字时钟的结构及原理与了很好的了解，对时、分、秒的设计以及校时有了一定的了解；其次，我了解了不少器件功能的应用，能够较合理的选用集成电路器件，加深了对数字电路的认识和理解，将所学的理论知识与实际运用结合起来;再次,我学会了操作和使用仿真软件quartusIl和EWB以及其他版本的仿真软件,如PrOtel和MUItiSim等，能够较好地利用这些软件进行电路的仿真和调试；更重要的是，这次课程设计的制作过程中，我们小组互相配合乂明确分工，在不断地发现问题和调试并解决问题的过程中，我学会了在设计中独立地解决问题，也包括怎样去查找问题，同时我发现，只有不断的尝试，亲手去操作，我们才能真正发现学习的乐趣，得到我们想要的结果。

在整个设计阶段，调试过程我花的时间比较多，其间更换了不少器件。

因为当我们利用quartusH等软件对设计的电路进行计算机仿真时，软件有时会出问题，在理论上可行的电路在调试中未必能显示出来，所以我只能通过查阅相关资料，不断地尝试，更换器件，耐心、仔细地分析问题，直到得到最后正确的结果。

通过对本次课程设计的研究，将“模拟电子技术J“数字电子技术”、电子线路课程设计等课程的理论与实践有机的结合起来。

我不仅更进一步的巩固了以往所学的知识，而且很好的了解和掌握了原来不知道或掌握不好的知识结构，特别是了解和掌握了很多时钟专用芯片的功能以及用法，这些芯片的功能和用法都是和人们的实际生产生活紧密相关的，在实际的研发过程中都具有很强的代表19

性。

在此次的设讣中，通过对电路性能指标的测试与调试，加强了我在分析和解决设计故障方面的能力,为以后做设计打下了基础。

我还懂得理论与实际相结合是很重要的，只有书上的理论知识是远远不够的，只有把理论知识与实际相结合,在实际操作中验证理论的正确性，加强自己对知识的理解，才能加重自己在社会中拼搏的筹码。

所以，我们必须好好掌握这些知识结构，为将来走上工作岗位,解决实际问题打下良好的基础。

八、参考文献

⑴.彭介华.电子技术课程设计指导•北京：

高等教育出版社，2004

[2]•阎石•数字电子技术基础•北京：

高等教育出版社，2005

⑶•孙肖子•电子技术应用•北京：

高等教育出版社，2003

[4]•汪云洋擞字电路•北京：

电子工业出版社，2002

⑸•刘广玉•微机械电子系统及其应用•北京：

北京航空航天大学出版社，2003