计算机组成原理整理版.docx
《计算机组成原理整理版.docx》由会员分享，可在线阅读，更多相关《计算机组成原理整理版.docx（26页珍藏版）》请在冰点文库上搜索。
计算机组成原理整理版
一、选择
1．常用的虚拟存储器寻址系统由______两级存储器组成。
A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。
2．一个16K×16位的存储器，其地址线和数据线的总和是______。
A．28； B．30； C．18； D．20。
3．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是______。
A．512K； B．1M； C．512KB； D．1MB。
4．存储字长是指______。
A．存放在一个存储单元中的二进制代码组合；
B．存放在一个存储单元中的二进制代码位数；
C．存储单元的个数；D．机器指令的位数。
5．存储周期是指______。
A．存储器的写入时间；
B．存储器进行连续写操作允许的最短间隔时间；
C．存储器进行连续读或写操作所允许的最短间隔时间；
D．指令执行时间。
6．在程序的执行过程中，Cache与主存的地址映射是由______。
A．操作系统来管理的；B．程序员调度的；
C．由硬件自动完成的；D．用户软件完成。
7．下列器件中存取速度最快的是______。
A．Cache；B．主存；C．寄存器；D．辅存。
8．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。
A．224；B．223；C．222；D．221。
9．下列说法中正确的是。
A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分；
B．主存储器只由易失性的随机读写存储器构成；
C．单体多字存储器主要解决访存速度的问题；
D．Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。
10．Cache的地址映象中______比较多的采用“按内容寻址”的相联存储器来实现。
A．直接映象；B．全相联映象；C．组相联映象；D．以上都有。
11．在计算机的层次化存储器结构中，虚拟存储器是指______。
A．将辅助存储器当作主存储器使用；B．将高速缓存当作主存储器使用；
C．将主存储器当作高速缓存使用；D．将主存储器当作辅助存储器使用。
12．一个8K×16位的存储器，其地址线和数据线的总和是______。
A．28； B．29； C．24； D．19。
13．某计算机字长是32位，它的存储容量是64KB，按字编址，它的寻址范围是______。
A．16KB；B．16K；C．32K；D．32KB。
二、名词解释
1．组相连地址映射
2．全相连地址映射
三、问答
1.设计题（根据题目要求写出详细作答步骤和结果。
）
设CPU共有16根地址线，8根数据线，并用
（低电平有效）作访存控制信号，
作读写命令信号（高电平为读，低电平为写）。
现有下列存储芯片：
ROM（2K8位，4K4位，8K8位），
RAM（1K4位，2K8位，4K8位）
及74ls138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。
要求：
（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。
2.设CPU有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读/写控制信号（高电平为读，低电平为写）。
现有下列存储芯片：
1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LS138译码器和各种门电路，如图所示。
画出CPU与存储器的连接图，要求
（1）主存地址空间分配：
6000H～67FFH为系统程序区；
6800H～6BFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？
（3）详细画出存储芯片的片选逻辑图。
3.某计算机的主存地址空间大小为256MB，按字节编址。
指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。
现有两个功能相同的程序A和B，其伪代码如下所示：
假定int类型数据用32位补码表示，程序编译时i,j,sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320（十进制数）。
请回答下列问题，要求说明理由或给出计算过程。
（1）若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？
（2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？
（3）程序A和B的数据访问命中率各是多少？
哪个程序的执行时间更短？
某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。
系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如题5-a图、题5-b图所示，图中页框号及标记字段的内容为十六进制形式。
行号
有效位
标记
……
0
1
020
……
1
0
－
……
2
1
01D
……
3
1
105
……
4
1
064
……
5
1
14D
……
6
0
－
……
7
1
27A
……
题5-b图Cache的部分内容
虚页号
有效位
页框号
……
0
1
06
……
1
1
04
……
2
1
15
……
3
1
02
……
4
0
－
……
5
1
2B
……
6
0
－
……
7
1
32
……
题5-a图页表的部分内容
请回答下列问题：
（1）虚拟地址共有几位，哪几位表示页号？
物理地址共有几位，哪几位表示页框号（物理页号）？
（2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？
要求说明每个字段的位数及在物理地址中的位置。
（3）虚拟地址001C60H所在的页面是否在主存中？
若在主存中，则该虚拟地址对应的物理地址是什么？
访问该地址时是否Cache命中？
要求说明理由。
（4）假定为该机配置一个4路组相联的TLB，该TLB共可存放8个页表项，若其当前内容（十六进制）如题5-c图所示，则此时虚拟地址024BACH所在的页面是否在主存中？
要求说明理由。
第1章输入输出系统
一、选择
1．在______的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。
A．单总线；B．双总线；C．三总线；D．以上三种总线。
2．CPU响应中断的时间是______。
A．中断源提出请求； B．取指周期结束； C．执行周期结束；D．间址周期结束。
3．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。
A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。
4．总线通信中的同步控制是______。
A．只适合于CPU控制的方式； B．由统一时序控制的方式；
C．只适合于外围设备控制的方式； D．只适合于主存。
5．以下______是错误的。
A．中断服务程序可以是操作系统模块；
B．中断向量就是中断服务程序的入口地址；
C．中断向量法可以提高识别中断源的速度；
D．软件查询法和硬件法都能找到中断服务程序的入口地址。
6．响应中断请求的条件是______。
A．外设提出中断； B．外设工作完成和系统允许时；
C．外设工作完成和中断标记触发器为“1”时；D．CPU提出中断。
7．在中断周期中，将允许中断触发器置“0”的操作由______完成。
A．硬件； B．关中断指令； C．开中断指令； D．软件。
8．CPU通过______启动通道。
A．执行通道命令；B．执行I/O指令；
C．发出中断请求；D．程序查询。
9．总线中地址线的作用是______。
A．只用于选择存储器单元；B．由设备向主机提供地址；
C．用于选择指定存储器单元和I/O设备接口电路的地址；
D．即传送地址又传送数据。
10．总线的异步通信方式______。
A．不采用时钟信号，只采用握手信号；
B．既采用时钟信号，又采用握手信号；
C．既不采用时钟信号，又不采用握手信号；
D．采用时钟信号，不采用握手信号。
11．以下叙述______是正确的。
A．外部设备一旦发出中断请求，便立即得到CPU的响应；
B．外部设备一旦发出中断请求，CPU应立即响应；
C．中断方式一般用于处理随机出现的服务请求；
D．程序查询用于键盘中断。
12．DMA方式的接口电路中有程序中断部件，其作用是______。
A．实现数据传送；B．向CPU提出总线使用权；
C．向CPU提出传输结束；D．发中断请求。
13．在中断接口电路中，向量地址可通过送至CPU。
A．地址线；B．数据线；C．控制线；D．状态线。
14．总线复用方式可以______。
A．提高总线传输带宽；B．增加总线功能；
C．减少总线中信号线数量；D．提高CUP利用率。
15．I/O与主机交换信息的方式中，DMA方式的特点是______。
A．CPU与设备串行工作，传送与主程序串行工作；
B．CPU与设备并行工作，传送与主程序串行工作；
C．CPU与设备并行工作，传送与主程序并行工作；
D．CPU与设备串行工作，传送与主程序并行工作。
16．下列叙述中是正确的。
A．程序中断方式中有中断请求，DMA方式中没有中断请求；
B．程序中断方式和DMA方式中实现数据传送都需中断请求；
C．程序中断方式和DMA方式中都有中断请求，但目的不同；
D．DMA要等到指令周期结束时才进行周期窃取。
17．中断向量可提供______。
A．被选中设备的地址；B．传送数据的起始地址；
C．中断服务程序入口地址；D．主程序的断点地址。
18．总线的异步通信方式______。
A．不采用时钟信号，只采用握手信号；
B．既采用时钟信号，又采用握手信号；
C．既不采用时钟信号，又不采用握手信号；
D．采用时钟信号，不采用握手信号。
19．若一个8比特组成的字符至少需10个比特来传送，这是______传送方式。
A．同步；B．异步；C．并联；D．混合。
20．CPU响应DMA请求的时间是______。
A．可在指令周期内的任一存取周期结束时；
B．必须在一个总线周期结束时；
C．必须在一条指令执行完毕时；
D．在判明没有中断请求之后。
21．I/O与主机交换信息的方式中，中断方式的特点是______。
A．CPU与设备串行工作,传送与主程序串行工作；
B．CPU与设备并行工作,传送与主程序串行工作
C．CPU与设备并行工作,传送与主程序并行工作；
D．CPU与设备串行工作,传送与主程序并行工作
22．在独立请求方式下，若有N个设备，则______。
A．有一个总线请求信号和一个总线响应信号；
B．有N个总线请求信号和N个总线响应信号；
C．有一个总线请求信号和N个总线响应信号；
D．有N个总线请求信号和一个总线响应信号。
23．DMA接口______。
A．可以用于主存与主存之间的数据交换；B．内有中断机制；
C．内有中断机制，可以处理异常情况；D．内无中断机制
24．三种集中式总线控制中，______方式对电路故障最敏感。
A．链式查询；B．计数器定时查询；C．独立请求；D．以上都不对
25．以下叙述______是错误的。
A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行；
B．DMA和CPU必须分时使用总线；
C．DMA的数据传送不需CPU控制；D．DMA中有中断机制。
二、问答：
1．系统总线
2．多重中断
3．总线通信控制中同步和异步通信的特点。
4．以I/O设备的中断处理过程为例，说明一次程序中断的全过程。
5．完整的总线传输周期包括哪几个阶段？
简要叙述每个阶段的工作。
6．程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出，它们有何不同？
7．设某机有四个中断源A、B、C、D，其硬件排队优先次序为A>B>C>D，现要求将中断处理次序改为D>A>C>B。
（1）写出每个中断源对应的屏蔽字。
（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。
设每个中断源的中断服务程序时间均为20s。
1．除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。
2．能不能说机器的主频越快，机器的速度就越快，为什么？
不能说机器的主频越快，机器的速度就越快。
因为机器的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。
同样主频的机器，由于机器周期所含时钟周期数不同，机器的速度也不同。
机器周期中所含时钟周期数少的机器，速度更快。
此外，机器的速度还和其他很多因素有关，如主存的速度、机器是否配有Cache、总线的数据传输率、硬盘的速度、以及机器是否采用流水技术等等。
机器速度还可以用MIPS（每秒执行百万条指令数）和CPI（执行一条指令所需的时钟周期数）来衡量。
3．除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。
第2章计算机的运算方法
1．冯·诺伊曼机工作方式的基本特点是______。
A．多指令流单数据流；B．按地址访问并顺序执行指令；
C．堆栈操作；D．存储器按内容选择地址。
2．浮点数的表示范围和精度取决于______。
A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；
C．阶码的位数和尾数的位数； D．阶码的机器数形式和尾数的机器数形式。
3．对有关数据加以分类、统计、分析，这属于计算机在______方面的应用。
A．数值计算；B．辅助设计；C．数据处理；D．实时控制。
4．加法器采用先行进位的目的是______。
A．优化加法器的结构；B．节省器材；C．加速传递进位信号；D．增强加法器结构。
5．设寄存器内容为80H，若它对应的真值是–127，则该机器数是。
A．原码；B．补码；C．反码；D．移码。
6．在浮点机中，判断补码规格化形式的原则是______。
A．尾数的第一数位为1，数符任意；B．尾数的符号位与第一数位相同；
C．尾数的符号位与第一数位不同；D．阶符与数符不同。
7．若9BH表示移码（含1位符号位）．其对应的十进制数是______。
A．27；B．-27；C．-101；D．101。
8．计算机中表示地址时，采用______。
A．原码；B．补码；C．反码；D．无符号数。
9．设寄存器内容为10000000，若它等于+0，则为______。
A．原码；B．补码；C．反码；D．移码。
10．当定点运算发生溢出时，应______。
A．向左规格化；B．向右规格化；C．发出出错信息；D．舍入处理。
11.在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1；
B．三种机器数均可表示-1；
C．三种机器数均可表示-1，且三种机器数的表示范围相同；
D．三种机器数均不可表示-1。
12．设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？
按这样分配，该浮点数溢出的条件是什么？
.答：
因为216=65536
则±6万的十进制数需16位二进制数表示。
对于尾数为16位的浮点数，因16需用5位二进制数表示，即
（16）十=（10000）二，
故除阶符外，阶码至少取5位。
为了保证数的最大精度，最终阶码取5位，尾数取32-1-1-5=25位。
按这样分配，当阶码大于+31时，浮点数溢出，需中断处理。
13.设机器数字长为8位（含1位符号位），设A＝
，B＝
，计算[A
B]补，判断溢出并还原成真值。
14.已知：
A=-0.1011，B=-0.0110求：
[A+B]补，并判断结果是否溢出。
15.设机器数字长为8位（含一位符号位在内），若A=+15，B=+24，求[A-B]补并还原成真值。
16.设x=+
，y=+
，试用变形补码计算x+y，并用双符号位判断结果是否溢出。
18.已知：
两浮点数x=0.1101×210，y=0.1011×201求：
x+y
解：
[X]浮=110，0.1101
[Y]浮=101，0.1011
（1）求阶差并对阶：
[ΔE]补=[Ex–Ey]补=[Ex]补+[-Ey]补=00010+11111=00001
即ΔE为1，x的阶码大，应使Mx右移1位，Ey加1，
[Y]浮=110，0.0101
（1）
其中
（1）表示My右移1位后移出的最低一位数。
（2）尾数和
[M]补=[MX]补+[MY]补
+
00．1101
00.0101
（1）
01.1010
（1）
（3）规格化处理
尾数运算结果的符号位与最高数值位为同值，应执行右规处理，结果为
0.11010
（1），阶码为111。
（4）舍入处理
采用0舍1入法处理，则有
0.11010
+1
1.
11011
（5）判溢出
阶码符号位为00，不溢出，故得最终结果为
x+y=2111×（0.11011）
第3章指令系统
一、选择
1．用以指定待执行指令所在地址的是______。
A．指令寄存器； B．数据计数器；C．程序计数器；D．累加器。
2．下列说法中______是正确的。
A．加法指令的执行周期一定要访存；
B．加法指令的执行周期一定不访存；
C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；
D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
3．基址寻址方式中，操作数的有效地址是______。
A．基址寄存器内容加上形式地址（位移量）；
B．程序计数器内容加上形式地址；
C．变址寄存器内容加上形式地址；
D．寄存器内容加上形式地址。
4．变址寻址方式中，操作数的有效地址是______。
A．基址寄存器内容加上形式地址（位移量）；
B．程序计数器内容加上形式地址；
C．变址寄存器内容加上形式地址；
D．寄存器内容加上形式地址。
5．程序控制类指令的功能是______。
A．进行主存和CPU之间的数据传送；
B．进行CPU和设备之间的数据传送；
C．改变程序执行的顺序；
D．一定是自动加+1。
6．指令寄存器的位数取决于______。
A．存储器的容量；B．指令字长；
C．机器字长；D．存储字长。
7．在运算器中不包含______。
A．状态寄存器； B．数据总线； C．ALU； D．地址寄存器。
8．直接寻址的无条件转移指令功能是将指令中的地址码送入______。
A．PC；B．地址寄存器；C．累加器；D．ALU。
9．I/O采用统一编址时，进行输入输出操作的指令是______。
A．控制指令；B．访存指令；
C．输入输出指令；D．程序指令1．时钟周期
10．寻址对于实现程序浮动提供了较好的支持。
A．间接寻址；B．变址寻址；C．相对寻址；D．直接寻址。
11．水平型微指令的特点是______。
A．一次可以完成多个操作；B．微指令的操作控制字段不进行编码；
C．微指令的格式简短；D．微指令的格式较长。
12．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。
A．同步控制；B．异步控制；C．联合控制；D．人工控制。
13．下列叙述中______是正确的。
A．控制器产生的所有控制信号称为微指令；
B．微程序控制器比硬连线控制器更加灵活；
C．微处理器的程序称为微程序；
D．指令就是微指令。
14．CPU中的译码器主要用于______。
A．地址译码；B．指令译码；C．选择多路数据至ALU；D．数据译码。
15．超流水线技术是______。
A．缩短原来流水线的处理器周期；
B．在每个时钟周期内同时并发多条指令；
C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令；
D．以上都不对。
16．以下叙述中错误的是______。
A．指令周期的第一个操作是取指令；
B．为了进行取指令操作，控制器需要得到相应的指令；
C．取指令操作是控制器自动进行的；
D．指令周期的第一个操作是取数据。
17．垂直型微指令的特点是______。
A．微指令格式垂直表示； B．控制信号经过编码产生；
C．采用微操作码； D．采用微指令码。
18．计算机操作的最小单位时间是______。
A．时钟周期； B．指令周期； C．CPU周期；D．中断周期。
19．下列描述中______是正确的。
A．控制器能理解、解释并执行所有的指令；
B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；
C．所有的数据运算都在CPU的控制器中完成；
D．以上答案都正确。
20．以下叙述中______是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；
B．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的；
D．一条指令包含取指、分析、执行三个阶段。
21．下列叙述中______是错误的。
A．采用微程序控制器的处理器称为微处理器；
B．在微指令编码中，编码效率最低的是直接编码方式；
C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；
D．CMAR是控制器中存储地址寄存器。
22．组合逻辑控制器与微程序控制器相比______。
A．两者的硬件结构系统复杂程度相同
B．组合逻辑控制器的硬件结构比较简单
C．微程序控制器的硬件结构比较简单
D．组合逻辑控制器易于进行指令扩充
23．在采用增量计数器法的微指令中，下一条微指令的地址______。
A．在当前的微指令中；B．在微指令地址计数器中；
C．在程序计数器；D．在CPU中。
24．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。
A．指令周期；B．存取周期；C．间址周期；D．执行周期。
25．RISC机器______。
A．不一定采用流水技术；B．一定采用流水技术；
C．CPU配备很少的通用寄存器；D．CPU配备很多的通用寄存器。
26．在下列寻址方式中，寻址方式需要先计算，再访问主存。
A．立即；B．变址；C．间接；D．直接。
27．在二地址指令中是正确的。
A．指令的地址码字段存放的一定是操作数；
B．指令的地址码字段存放的一定是操作数地址；
C．运算结果通常存放在其中一个地址码所
升级会员 