电子科技大学期末数字电子技术考试题A卷参考答案.docx
《电子科技大学期末数字电子技术考试题A卷参考答案.docx》由会员分享，可在线阅读，更多相关《电子科技大学期末数字电子技术考试题A卷参考答案.docx（13页珍藏版）》请在冰点文库上搜索。
电子科技大学期末数字电子技术考试题A卷参考答案
电子科技大学二零零九至二零一零学年第二学期期末考试
数字逻辑设计及应用课程考试题A卷（120分钟）考试形式：
闭卷考试日期2010年7月12日
课程成绩构成：
平时20分，期中20分，实验0分，期末60分
一
二
三
四
五
六
七
八
九
十
合计
复核人签名
得分
签名
一、Tofillyouranswersintheblanks（1’×25）
1.If[X]10=-110,then[X]two's-complement=[10010010]2,
[X]one's-complement=[10010001]2.（Assumedthenumbersystemis8-bitlong）
2.Performingthefollowingnumbersystemconversions:
A.[10101100]2=[000111010010]2421
B.[1625]10=[0100100101011000]excess-3
C.[1010011]GRAY=[10011000]8421BCD
3.If
thenFD
（1，4，5，6）=
（0，2，3，7）.
4.Iftheparametersof74LS-seriesaredefinedasfollows:
VOLmax=0.5V,VOHmin=2.7V,VILmax=0.8V,VIHmin=2.0V,thenthelow-stateDCnoisemarginis0.3V,thehigh-stateDCnoisemarginis0.7V.
5.Assigning0toLowand1toHighiscalledpositivelogic.ACMOSXORgateinpositivelogiciscalledXNORgateinnegativelogic.
6.AsequentialcircuitwhoseoutputdependsonthestatealoneiscalledaMooremachine.
7.Todesigna"001010"serialsequencegeneratorbyshiftregisters,theshiftregistershouldneed
4bitasleast.
8.Ifweusethesimpleststateassignmentmethodfor130sates,thenweneedatleast
8statevariables.
9.OnestatetransitionequationisQ*=JQ'+K'Q.IfweuseDflip-floptocompletetheequation,theDinputterminalofDflip-flopshouldbehavethefunctionD=JQ'+K'Q.
10.WhichstateinFig.1isambiguousD
11.ACMOScircuitisshownasFig.2,itslogicfunctionz=A’B’+AB
Fig.1Fig.2
12.Ifnumber[A]two's-complement=01101010and[B]one's-complement=1001,calculate[A-B]two's-complementandindicatewhetherornotoverflowoccurs.（Assumedthenumbersystemis8-bitlong）
[A-B]two's-complement=01110000,overflowno
13.IfaRAM’scapacityis16Kwords×8bits,theaddressinputsshouldbe14bits;Weneed8chipsof8K8bitsRAMtoforma16K32bitsROM..
14.WhichistheXORgateofthefollowingcircuitA.
15.Thereare2n－ninvalidstatesinann-bitringcounterstatediagram.
16.AnunusedCMOSNORinputshouldbetiedtologicLowlevelor0.
17.ThefunctionofaDACistranslatingtheDigitalinputstothesamevalueofanalogoutputs.
二、CompletethefollowingtruthtableoftakingavotebyA,B,C,whenmorethantwoofA,B,Capprovearesolution,theresolutionispassed;atthesametime,theresolutioncan’tgothroughifAdon’tagree.ForA,B,C,assume1isindicatedapproval,0isindicatedopposition.FortheF,assume1ispassed,0isrejected.（5’）
A
B
C
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
三、ThecircuittothebelowrealizesacombinationalfunctionFoffourvariables.FillintheKarnaughmapofthelogicfunctionFrealizedbythemultiplexer-basedcircuit.（6’）
DC
BA
00
01
11
10
00
1
1
01
1
1
11
1
1
10
1
1
四、（A）Minimizethelogicfunctionexpression
F=A·B+AC’+B’·C+BC’+B’D+BD’+ADE（H+G）（5’）
F=A·B+AC’+B’·C+BC’+B’D+BD’
=A·（B’C）’+B’·C+BC’+B’D+BD’
=A+B’·C+BC’+B’D+BD’+C’D（或=A+B’·C+BC’+B’D+BD’+CD’）
=A+B’·C+BD’+C’D（或=A+BC’+B’D+CD’）
（B）TofindtheminimumsumofproductforFanduseNAND-NANDgatestorealizeit（6’）
Π（1,3,4,6,9,11,12,14）
WX
YZ
00
01
11
10
00
1
1
01
1
1
11
1
1
10
1
1
------3分
F=X’Z’+XZ-----2分
=（X’Z’+XZ）’’=（（X’Z’）’（XZ）’）’------1分
五、Realizethelogicfunctionusingonechipof74LS139andtwoNANDgates.（8’）
WX
YZ
00
01
11
10
00
1
1
01
1
1
11
1
1
10
1
1
WX
YZ
00
01
11
10
00
1
1
01
1
1
11
1
1
10
1
1
F（A,B,C）=C’∑（1,3）----3分G（C,D,E）=C’∑（0,2,3）----3分
Functiontablefora1/274x139
Inputs
Outputs
G_LBA
Y3_LY2_LY1_LY0_L
1XX
1111
000
1110
001
1101
010
1011
011
0111
-
六、Designaself-correctingmodulo-6counterwithDflip-flops.Writeouttheexcitationequationsandoutputequation.Q2Q1Q0denotethepresentstates,Q2*Q1*Q0*denotethenextstates,Zdenotetheoutput.Thestatetransition/outputtableisasfollowing.（10’）
Q2Q1Q0
Q2*Q1*Q0*
Z
000
100
0
100
110
0
110
111
0
111
011
0
011
001
0
001
000
1
激励方程式：
D2=Q0’（2分，错-2分）
D1=Q2（2分，错-2分）
D0=Q1（2分，错-2分）
修改自启动：
D2=Q0+Q2Q1’（1分，错-1分）
D1=Q2+Q1Q0’（1分，错-1分）
D0=Q1+Q2Q0（1分，错-1分）
输出方程式：
Z=Q1’Q0（1分，错-1分）
七、Constructaminimalstate/outputtableforamooresequentialmachine,thatwilldetecttheinputsequences:
x=101.Ifx=101isdetected,thenZ=1.TheinputsequencesDONOToverlaponeanother.ThestatesaredenotedwithS0~S3.（10’）
Forexample:
X：
0
1
0
1
0
0
1
0
1
0
1
1
0
1
1
0
0
0
1
1
……
Z：
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
……
state/outputtable
S
X
Z
0
1
S0
S0
S1
0
S1
S2
S1
0
S2
S0
S3
0
S3
S0
S1
1
S*
得分
八、Pleasewriteoutthestate/outputtableandthetransition/outputtableandtheexcitation/outputtableofthisstatemachine.（statesQ2Q1=00~11,usethestatenameA~D）（10’）
Transition/outputtableState/outputtableExcitation/outputtable
Q2Q1
X
Z
0
1
00
01
11
1
01
00
10
1
10
01
01
0
11
01
01
1
Q2*Q1*
S
X
Z
0
1
A
B
D
1
B
A
C
1
C
B
B
0
D
B
B
1
S*
Q2Q1
X
Z
0
1
00
01
11
1
01
00
10
1
10
01
01
0
11
01
01
1
D2D1
（4分）（3分）（3分）
评分标准：
转移/输出表正确，得4分；每错一处扣0.5分，扣完4分为止；
由转移/输出表得到状态/输出表正确，得3分；每错一处扣0.5分，扣完3分为止；
激励/输出表正确，得3分；每错一处扣0.5分，扣完3分为止。
九、ClockedSynchronousStateMachineDesign（15’）
74x163isasynchronous4-bitbinarycounterwithsynchronousCLEARinputandLOADinput.LD_L=（QBQC）',CLR_L=（QD'QB）'inthefollowingcircuit.
1.Finishthelogiccircuit.
2.Drawthestatediagramwithallstatesof“Q3Q2Q1Q0”.（“Q3Q2Q1Q0”istheoutputof74x163）
3.WritethesequenceofY.Yistheoutputof74x151.（Assumedstateof74x163startinQ3Q2Q1Q0=0000.）
解答：
（1）Finishthelogiccircuit.（见下页图）LD_L=（QBQC）',CLR_L=（QD'QB）'--4分
（2）Q3Q2Q1Q0:
清零优先级高于置数
0000
Functiontablefora74x163
Inputs
CurrentState
Nextstate
Output
CLR_L
LD_L
ENT
ENP
QDQCQBQA
QD*QC*QB*QA*
RCO
0
X
X
X
XXXX
0000
0
1
0
X
X
XXXX
DCBA
0
1
1
0
X
XXXX
QDQCQBQA
0
1
1
X
0
XXXX
QDQCQBQA
0
1
1
1
1
0000
0001
0
1
1
1
1
0001
0010
0
1
1
1
1
0010
0011
0
1
1
1
1
0011
0100
0
1
1
1
1
………….
…………..
0
1
1
1
1
1111
0000
1
—0001—0010—0000
0011—0000
0100—0101—0110—0000
0111—0000
1000—1001—1010—1011--1100—1101—1110--1100
1111—1100-------7分
（3）=010*******-------4分
（此文档部分内容来源于网络，如有侵权请告知删除，文档可自行编辑修改内容，供参考，感谢您的配合和支持）
升级会员 