计算机组成原理第2版-唐朔飞配套PPT.ppt

计算机组成原理第2版-唐朔飞配套PPT.ppt

《计算机组成原理第2版-唐朔飞配套PPT.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第2版-唐朔飞配套PPT.ppt（585页珍藏版）》请在冰点文库上搜索。

计算机组成原理,唐朔飞,第版,高等教育出版社高等教育电子音像出版社,为配合由高等教育出版社出版的面向21世纪课程教材计算机组成原理教学和自学的需要，随书出版了计算机组成原理配套课件。

为了配合该教材的第版，本课件在保留原课件特色的基础上，做了相应的补充和修改。

该课件与计算机组成原理第版教材在体系上完全一致，它以课堂教学为依托，帮助读者边阅读边思考，通过点击鼠标，逐行显示精练的文字和简明的图表，既可从文稿中对教材的重点和难点加深理解，又可从视图中看到动画演示效果，形象地理解各种电路的工作原理和设计思路。

新版课件提供了章目录和节目录。

操作上除了顺序播放外，还可任选一章、任选一节播放，并可从任意一页幻灯片返回到上一级目录。

具体功能如下。

1.进入章目录后，可点击任一章播放。

2.进入节目录后，可点击任一节播放。

3.每一节播放结束时，可继续播放，也可点击本节最后一页幻灯片右下角的按钮，回到上一级目录，再点击节目录幻灯片右下角的按钮，即可回到章目录。

4.点击任一页幻灯片右下角的按钮，均可回到上一级目录。

在修改课件过程中，哈尔滨工业大学计算机科学与技术学院张丽杰、罗丹彦为课件的录入、排版、绘图、动画演示做了大量工作，在此表示衷心感谢。

由于时间仓促，难免有不妥之处，敬请读者和专家批评指正。

唐朔飞2007年12月,参考资料,白中英计算机组成原理立体化教材第四版唐朔飞计算机组成原理：

学习指导与习题解答高教出版社王诚计算机组成原理考研辅导，清华出版社,第章计算机系统概论,第章系统总线,第章存储器,第章输入输出系统,第章计算机的运算方法,第章指令系统,第章CPU的结构和功能,第章控制单元的功能,第10章控制单元的设计,第章计算机的发展及应用,第1篇概论,第2篇硬件结构,第3篇中央处理器,第4篇控制单元,第章计算机系统概论,1.1计算机系统简介,1.4本书结构,1.3计算机硬件的主要技术指标,1.2计算机的基本组成,1.1计算机系统简介,由具有各类特殊功能的信息（程序）组成,1.计算机系统,计算机系统,计算机的实体，如主机、外设等,一、计算机的软硬件概念,按任务需要编制成的各种程序,用来管理整个计算机系统,语言处理程序,操作系统,服务性程序,数据库管理系统,网络软件,软件,1.1,1.1,2.计算机的解题过程,二、计算机系统的层次结构,高级语言,虚拟机器M3,汇编语言,虚拟机器M2,机器语言,实际机器M1,微指令系统,微程序机器M0,1.1,用编译程序翻译成汇编语言程序,用汇编程序翻译成机器语言程序,用机器语言解释操作系统,用微指令解释机器指令,由硬件直接执行微指令,1.1,程序员所见到的计算机系统的属性概念性的结构与功能特性,实现计算机体系结构所体现的属性,有无乘法指令,如何实现乘法指令,（指令系统、数据类型、寻址技术、I/O机理）,（具体指令的实现）,1.1,三、计算机体系结构和计算机组成,1.2计算机的基本组成,1.计算机由五大部件组成,3.指令和数据用二进制表示,4.指令由操作码和地址码组成,6.以运算器为中心,5.存储程序,一、冯诺依曼计算机的特点,5.存储程序,算术运算逻辑运算,存放数据和程序,将信息转换成机器能识别的形式,将结果转换成人们熟悉的形式,指挥程序运行,1.2,冯诺依曼计算机硬件框图,1.2,冯诺依曼计算机硬件框图,二、计算机硬件框图,1.2,1.以存储器为中心的计算机硬件框图,ALU,主存辅存,CPU,主机,I/O设备,硬件,CU,2.现代计算机硬件框图,1.2,1.上机前的准备,建立数学模型,编制解题程序,确定计算方法,程序运算的全部步骤,指令每一个步骤,1.2,三、计算机的工作步骤,取x至运算器中,乘以x在运算器中,乘以a在运算器中,存ax2在存储器中,取b至运算器中,乘以x在运算器中,加ax2在运算器中,加c在运算器中,=（ax+b）x+c,取x至运算器中,乘以a在运算器中,加b在运算器中,乘以x在运算器中,加c在运算器中,计算ax2+bx+c,1.2,编程举例,0000010000001000,打印,停机,取数,存数,加,乘,指令格式举例,1.2,1.2,计算ax2+bx+c程序清单,存储体,大楼,存储单元存放一串二进制代码,存储字存储单元中二进制代码的组合,存储字长存储单元中二进制代码的位数,每个存储单元赋予一个地址号,按地址寻访,存储单元,存储元件,（0/1）,房间,床位,（无人/有人）,

（1）存储器的基本组成,1.2,2.计算机的解题过程,MAR,MDR,1.2,存储器地址寄存器反映存储单元的个数,存储器数据寄存器反映存储字长,

（1）存储器的基本组成,

（2）运算器的基本组成及操作过程,1.2,被加数,被减数,被除数,乘数,商,加数,减数,被乘数,除数,加法,减法,乘法,除法,和,差,余数,加法操作过程,1.2,1.2,减法操作过程,1.2,乘法操作过程,1.2,除法操作过程,取指令,分析指令,执行指令,PC,IR,CU,取指,执行,IR存放当前欲执行的指令,访存,访存,完成一条指令,1.2,（3）控制器的基本组成,以取数指令为例,（4）主机完成一条指令的过程,1.2,以存数指令为例,1.2,（4）主机完成一条指令的过程,（5）ax2+bx+c程序的运行过程,将程序通过输入设备送至计算机,程序首地址,打印结果,分析指令,取指令,停机,启动程序运行,执行指令,1.2,MAR,M,MDR,IR,PC,CU,OP（IR）,Ad（IR）,MAR,M,MDR,ACC,PC,1.3计算机硬件的主要技术指标,1.机器字长,2.运算速度,CPU一次能处理数据的位数与CPU中的寄存器位数有关,主频,221=256KB,3.存储容量,主存容量,辅存容量,存储单元个数存储字长,字节数,字节数80GB,如MARMDR容量,108,1632,存放二进制信息的总位数,1.3,1K8位,64K32位,第篇概论,1.4本书结构,1.4本书结构,第篇计算机系统的硬件结构,1.4本书结构,第篇CPU,1.4本书结构,第篇CU,第章计算机的发展及应用,2.3计算机的展望,2.2计算机的应用,2.1计算机的发展史,2.1计算机的发展史,一、计算机的产生和发展,1946年美国ENIAC,1955年退役,用手工搬动开关和拔插电缆来编程,世界上第一台电子计算机ENIAC（1946）,2.1,硬件技术对计算机更新换代的影响,2.1,第一台vonNeumann系统结构的计算机,2.1,IBMSystem360,2.1,2.1,1.IBM:

BlueGene/L-eServerBlueGeneSolution,212992个CPU最大平均速度478200GFLOPS,最快的五台超级计算机（截止到2007.11）,2.1,2.IBM:

JUGENE-BlueGene/PSolution,65536个CPU最大平均速度167300GFLOPS,最快的五台超级计算机（截止到2007.11）,3.SGI:

SGIAltixICE8200,2.1,14336个CPU最大平均速度126900GFLOPS,最快的五台超级计算机（截止到2007.11）,2.1,4.HP:

EKA-ClusterPlatform3000BL460c,14240个CPU最大平均速度117900GFLOPS,最快的五台超级计算机（截止到2007.11）,2.1,最快的五台超级计算机（截止到2007.11）,5.HP:

ClusterPlatform3000BL460c,13728个CPU最大平均速度102800GFLOPS,2.1,最权威的超级计算机排名的参考网址http:

/www.top500.org,Top10,二、微型计算机的出现和发展,微处理器芯片,存储器芯片,1971年,1970年,2.1,Moore定律,Intel公司的缔造者之一GordonMoore提出,2.1,Intel公司的典型微处理器产品,80808位1974年808616位1979年2.9万个晶体管8028616位1982年13.4万个晶体管8038632位1985年27.5万个晶体管8048632位1989年120.0万个晶体管Pentium64位（准）1993年310.0万个晶体管PentiumPro64位（准）1995年550.0万个晶体管Pentium64位（准）1997年750.0万个晶体管Pentium64位（准）1999年950.0万个晶体管Pentium64位2000年4200.0万个晶体管,2.1,2007年芯片上可集成3亿5千万个晶体管,预计2010年芯片上可集成8亿个晶体管,三、软件技术的兴起和发展,机器语言面向机器,汇编语言面向机器,高级语言面向问题,FORTRAN科学计算和工程计算,PASCAL结构化程序设计,C面向对象,Java适应网络环境,1.各种语言,2.1,2.系统软件,语言处理程序汇编程序编译程序解释程序,操作系统DOSUNIXWindows,服务性程序装配调试诊断排错,数据库管理系统数据库和数据库管理软件,网络软件,2.1,3.软件发展的特点,开发周期长,制作成本昂贵,检测软件产品质量的特殊性,2.1,2.2计算机的应用,一、科学计算和数据处理,二、工业控制和实时控制,三、网络技术,1.电子商务,2.网络教育,3.敏捷制造,四、虚拟现实,五、办公自动化和管理信息系统,六、CAD/CAM/CIMS,七、多媒体技术,八、人工智能,2.2,2.3计算机的展望,一、计算机具有类似人脑的一些超级智能功能,要求计算机的速度达1015/秒,二、芯片集成度的提高受以下三方面的限制,芯片集成度受物理极限的制约,按几何级数递增的制作成本,芯片的功耗、散热、线延迟,三、？

替代传统的硅芯片,1.光计算机,利用光子取代电子进行运算和存储,2.3,与电子相比，光子具有许多独特的优点：

它的速度永远等于光速、具有电子所不具备的频率及偏振特征从而大大提高了传载信息的能力。

光信号传输根本不需要导线，即使在光线交会时也不会相互干扰、相互影响。

一块直径仅2厘米的光棱镜通过的信息比特率可以超过全世界现有全部电缆总和的300多倍。

光学计算机的智能水平也将远远超过电子计算机的智能水平，是人们梦寐以求的理想计算机。

2.DNA生物计算机,通过控制DNA分子间的生化反应,又叫分子计算机。

是受人脑具有强大信息处理能力的启发，以模拟人脑的生物功能进行数字计算的一类计算机。

如：

神经网络计算机、光神经计算机和生物芯片计算机等。

生物芯片计算机一例,3.量子计算机,利用原子所具有的量子特性。

建立在量子力学的原理上，以量子力学多现实态为标志。

量子计算机具有解题速度快，存储量大、搜索功能强、安全性高等优点。

第章系统总线,3.1总线的基本概念,3.2总线的分类,3.3总线特性及性能指标,3.4总线结构,3.5总线控制,3.1总线的基本概念,一、为什么要用总线,二、什么是总线,三、总线上信息的传送,串行,并行,四、总线结构的计算机举例,1.面向CPU的双总线结构框图,中央处理器CPU,3.1,2.单总线结构框图,3.1,3.以存储器为中心的双总线结构框图,主存,3.1,3.2总线的分类,1.片内总线,2.系统总线,芯片内部的总线,双向与机器字长、存储字长有关,单向与存储地址、I/O地址有关,有出有入,计算机各部件之间的信息传输线,存储器读、存储器写总线允许、中断确认,中断请求、总线请求,3.通信总线,串行通信总线,并行通信总线,传输方式,3.2,3.3总线特性及性能指标,一、总线物理实现,二、总线特性,尺寸、形状、管脚数及排列顺序,传输方向和有效的电平范围,每根传输线的功能,信号的时序关系,3.3,地址数据控制,三、总线的性能指标,数据线的根数,每秒传输的最大字节数（MBps）,同步、不同步,地址线与数据线复用,地址线、数据线和控制线的总和,负载能力,并发、自动、仲裁、逻辑、计数,3.3,ISAEISAVESA（LV-BUS）PCIAGPRS-232USB,总线标准,四、总线标准,3.3,3.3,四、总线标准,3.4总线结构,一、单总线结构,1.双总线结构,具有特殊功能的处理器，由通道对I/O统一管理,二、多总线结构,3.4,2.三总线结构,3.4,3.三总线结构的又一形式,3.4,4.四总线结构,3.4,1.传统微型机总线结构,三、总线结构举例,3.4,2.VL-BUS局部总线结构,3.4,3.PCI总线结构,3.4,4.多层PCI总线结构,3.4,3.5总线控制,一、总线判优控制,总线判优控制,分布式,集中式,1.基本概念,链式查询,计数器定时查询,独立请求方式,2.链式查询方式,3.5,I/O接口1,3.计数器定时查询方式,I/O接口1,3.5,设备地址,4.独立请求方式,3.5,二、总线通信控制,1.目的,2.总线传输周期,主模块申请，总线仲裁决定,主模块向从模块给出地址和命令,主模块和从模块交换数据,主模块撤消有关信息,解决通信双方协调配合问题,3.5,由统一时标控制数据传送,充分挖掘系统总线每个瞬间的潜力,3.总线通信的四种方式,采用应答方式，没有公共时钟标准,同步、异步结合,3.5,

（1）同步式数据输入,3.5,

（2）同步式数据输出,3.5,不互锁,半互锁,全互锁,（3）异步通信,3.5,（4）半同步通信,3.5,（同步、异步结合）,以输入数据为例的半同步通信时序,T1主模块发地址,T2主模块发命令,T3从模块提供数据,T4从模块撤销数据，主模块撤销命令,3.5,3.5,上述三种通信的共同点,一个总线传输周期（以输入数据为例）,主模块发地址、命令,从模块准备数据,从模块向主模块发数据,总线空闲,3.5,占用总线,不占用总线,占用总线,（5）分离式通信,充分挖掘系统总线每个瞬间的潜力,一个总线传输周期,子周期1,子周期2,3.5,1.各模块有权申请占用总线,分离式通信特点,充分提高了总线的有效占用,2.采用同步方式通信，不等对方回答,3.各模块准备数据时，不占用总线,4.总线被占用时，无空闲,3.5,第章存储器,4.1概述,4.2主存储器,4.3高速缓冲存储器,4.4辅助存储器,4.1概述,一、存储器分类,1.按存储介质分类,

（1）半导体存储器,

（2）磁表面存储器,（3）磁芯存储器,（4）光盘存储器,易失,TTL、MOS,磁头、载磁体,硬磁材料、环状元件,激光、磁光材料,

（1）存取时间与物理地址无关（随机访问）,顺序存取存储器磁带,4.1,2.按存取方式分类,

（2）存取时间与物理地址有关（串行访问）,随机存储器,只读存储器,直接存取存储器磁盘,在程序的执行过程中可读可写,在程序的执行过程中只读,磁盘、磁带、光盘,高速缓冲存储器（Cache）,FlashMemory,存储器,3.按在计算机中的作用分类,4.1,高,小,快,1.存储器三个主要特性的关系,二、存储器的层次结构,4.1,虚拟存储器,虚地址,逻辑地址,实地址,物理地址,主存储器,4.1,（速度）,（容量）,4.2主存储器,一、概述,1.主存的基本组成,2.主存和CPU的联系,4.2,高位字节地址为字地址,低位字节地址为字地址,设地址线24根,按字节寻址,按字寻址,若字长为16位,按字寻址,若字长为32位,3.主存中存储单元地址的分配,4.2,224=16M,8M,4M,

（2）存储速度,4.主存的技术指标,

（1）存储容量,（3）存储器的带宽,主存存放二进制代码的总位数,读出时间写入时间,存储器的访问时间,读周期写周期,位/秒,4.2,芯片容量,二、半导体存储芯片简介,1.半导体存储芯片的基本结构,1K4位,16K1位,8K8位,10,4,14,1,13,8,4.2,片选线,读/写控制线,（低电平写高电平读）,（允许读）,4.2,（允许写）,存储芯片片选线的作用,用16K1位的存储芯片组成64K8位的存储器,32片,4.2,2.半导体存储芯片的译码驱动方式,

（1）线选法,4.2,

（2）重合法,4.2,0,0,三、随机存取存储器（RAM）,1.静态RAM（SRAM）,

（1）静态RAM基本电路,A触发器非端,A触发器原端,4.2,T1T4,静态RAM基本电路的读操作,4.2,读选择有效,静态RAM基本电路的写操作,4.2,写选择有效,

（2）静态RAM芯片举例,Intel2114外特性,存储容量1K4位,4.2,Intel2114RAM矩阵（6464）读,4.2,4.2,Intel2114RAM矩阵（6464）读,4.2,Intel2114RAM矩阵（6464）读,4.2,Intel2114RAM矩阵（6464）读,4.2,Intel2114RAM矩阵（6464）读,4.2,Intel2114RAM矩阵（6464）读,15,0,31,16,47,32,63,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,0,1,63,0,15,行,地,址,译,码,列,地,址,译,码,I/O1,I/O2,I/O3,I/O4,WE,CS,0,0,0,0,0,0,0,0,0,0,4.2,Intel2114RAM矩阵（6464）读,0,16,32,48,4.2,Intel2114RAM矩阵（6464）读,0,16,32,48,4.2,Intel2114RAM矩阵（6464）读,0,16,32,48,4.2,Intel2114RAM矩阵（6464）写,4.2,Intel2114RAM矩阵（6464）写,4.2,Intel2114RAM矩阵（6464）写,4.2,Intel2114RAM矩阵（6464）写,4.2,Intel2114RAM矩阵（6464）写,4.2,Intel2114RAM矩阵（6464）写,4.2,Intel2114RAM矩阵（6464）写,4.2,Intel2114RAM矩阵（6464）写,4.2,Intel2114RAM矩阵（6464）写,（3）静态RAM读时序,4.2,（4）静态RAM（2114）写时序,4.2,

（1）动态RAM基本单元电路,2.动态RAM（DRAM）,读出与原存信息相反,读出时数据线有电流为“1”,写入与输入信息相同,写入时CS充电为“1”放电为“0”,4.2,T,无电流,有电流,

（2）动态RAM芯片举例,三管动态RAM芯片（Intel1103）读,4.2,读写控制电路,三管动态RAM芯片（Intel1103）写,4.2,4.2,三管动态RAM芯片（Intel1103）写,4.2,三管动态RAM芯片（Intel1103）写,4.2,三管动态RAM芯片（Intel1103）写,4.2,三管动态RAM芯片（Intel1103）写,4.2,三管动态RAM芯片（Intel1103）写,4.2,三管动态RAM芯片（Intel1103）写,读写控制电路,4.2,三管动态RAM芯片（Intel1103）写,读写控制电路,4.2,三管动态RAM芯片（Intel1103）写,读写控制电路,单管动态RAM4116（16K1位）外特性,4.2,4116（16K1位）芯片读原理,4.2,63,0,0,0,4116（16K1位）芯片写原理,4.2,63,0,（3）动态RAM时序,行、列地址分开传送,写时序,数据DOUT有效,数据DIN有效,读时序,4.2,（4）动态RAM刷新,刷新与行地址有关,“死时间率”为128/4000100%=3.2%,“死区”为0.5s128=64s,4.2,以128128矩阵为例,tC=tM+tR,无“死区”,分散刷新（存取周期为1s）,（存取周期为0.5s+0.5s）,4.2,以128128矩阵为例,分散刷新与集中刷新相结合（异步刷新）,对于128128的存储芯片（存取周期为0.5s）,将刷新安排在指令译码阶段，不会出现“死区”,“死区”为0.5s,若每隔15.6s刷新一行,每行每隔2ms刷新一次,4.2,3.动态RAM和静态RAM的比较,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,4.2,四、只读存储器（ROM）,1.掩模ROM（MROM）,行列选择线交叉处有MOS管为“1”,行列选择线交叉处无MOS管为“0”,2.PROM（一次性编程）,4.2,3.EPROM（多次性编程）,

（1）N型沟道浮动栅MOS电路,紫外线全部擦洗,4.2,

（2）2716EPROM的逻辑图和引脚,4.2,4.EEPROM（多次性编程）,电可擦写,局部擦写,全部擦写,5.FlashMemory（闪速型存储器）,比EEPROM快,4.2,EPROM,价格便宜集成度高,EEPROM,电可擦洗重写,具备RAM功能,用1K4位存储芯片组成1K8位的存储器,？

片,五、存储器与CPU的连接,1.存储器容量的扩展,4.2,2片,

（2）字扩展（增加存储字的数量）,用1K8位存储芯片组成2K8位的存储器,4.2,？

片,2片,（3）字、位扩展,用1K4位存储芯片组成4K8位的存储器,4.2,？

片,8片,2.存储器与CPU的连接,

（1）地址线的连接,

（2）数据线的连接,（3）读/写命令线的连接,（4）片选线的连接,（5）合理选择存储芯片,（6）其他时序、负载,4.2,例4.1解:

（1）写出对应的二进制地址码,

（2）确定芯片的数量及类型,A15A14A13A11A10A7A4A3A0,4.2,（3）分配地址线,A10A0接2K8位ROM的地址线,A9A0接1K4位RAM的地址线,（4）确定片选信号,4.2,例4.1CPU与存储器的连接图,4.2,

（1）写出对应的二进制地址码,

（2）确定芯片的数量及类型,（3）分配地址线,（4）确定片选信号,1片4K8位ROM2片4K8位RAM,A11A0接ROM和RAM的地址线,4.2,用138译码器及其他门电路（门电路自定）画出CPU和2764的连接图。

要求地址为F0000HFFFFFH,并写出每片2764的地址范围。

4.2,六、存储器的校验,编码的纠错、检错能力与编码的最小距离有关,L编码的最小距离,D检测错误的位数,C纠正错误的位数,汉明码是具有一位纠错能力的编码,4.2,1.编码的最小距离,任意两组合法代码之间二进制位数的最少差异,汉明码的组成需增添？

位检测位,检测位的位置？

检测位的取值？

2kn+k+1,检测位的取值与该位所在的检测“小组”中承担的奇偶校验任务有关,组成汉明码的三要素,4.2,2.汉明码的组成,各检测位Ci所承担的检测小组为,gi小组独占第2i1位,gi和gj小组共同占第2i1+2j1位,gi、gj和gl小组共同占第2i1+2j1+2l1位,4.2,例4.4,求0101按“偶校验”配置的汉明码,解：

n=4,根据2kn+k+1,得k=3,汉明码排序如下:

C1