计算机组成原理 教案 唐朔飞.docx
《计算机组成原理 教案 唐朔飞.docx》由会员分享，可在线阅读，更多相关《计算机组成原理 教案 唐朔飞.docx（60页珍藏版）》请在冰点文库上搜索。
计算机组成原理教案唐朔飞
计算机与信息技术学院
课程教案
专业计算机科学与技术专业
课程计算机组成原理
讲授人
2015年9月10日
（一）课程名称：
计算机组成原理
（二）学时学分：
周4学时，4学分
（三）预修课程：
数字逻辑、汇编语言
（四）使用教材
唐朔飞编著：
《计算机组成原理》（第2版），高等教育出版社，2008年1月第2版。
（五）教学参考书（3本以上）
1、王爱英编著:
《计算机组成与结构》（第4版），清华大学出版社,2007年3月版.
2、白中英编著：
《计算机组成原理》（第5版），科学出版社，2013年2月版。
3、WilliamStallings编著：
《计算机组织与结构--性能设计》（第8版），机械工业出版社，2011年11月版。
4、李亚民编著:
《计算机组成与系统结构》（第1版），清华大学出版社，2000年4月版。
（六）教学方法:
课堂讲授,课程设计，师生互动，理论与实验结合教学.
（七）教学手段：
多媒体教学。
（八）考核方式：
闭卷考试.
（九）学生创新精神与实践能力的培养方法：
通过老师出题、小组讨论、实验、学生自由发言等方式使学生掌握基本的计算机专业思维，提高学生分析问题、解决问题的能力，培养学生的动手能力，写作能力和表达能力，将为学生奠定深厚的专业潜力和良好的专业素质.
（十）其它要求：
严格考勤，学生课堂表现及课堂参与情况占学生成绩的15％，当堂测试、课程论文和课下作业占学生成绩的15％,期末成绩占70%。
第一章计算机系统概论
教学时数：
2学时
教学目的与要求:
要求学生了解计算机系统的基本概念，.使学生初步掌握计算机系统的基本概念及本书的基本结构，为进一步深入学习打下基础。
教学重点:
掌握冯·诺依曼计算机的架构、计算机基本技术指标。
教学难点：
引入冯·诺依曼计算机的架构、总概全书。
第一节计算机系统简介（了解）
中央处理器（CPU）运算器
主机控制器
只读存储器（ROM）
硬内存储器可读可写存储器（RAM）
件输入设备（如：
键盘、鼠标）
计外部设备输出设备（如：
显示器、打印机）
算外部存储器（如：
磁盘、磁带、光盘）
机操作系统
系汇编程序
统系语言处理程序解释程序
软统编译程序
件软数据库管理系统（如FOXBASE）
件诊断程序（如DIAGS）
支持软件调试程序（如DEBUG）
编辑程序（如EDIT）
链接程序（如LINK）
网络通信系统
应用软件（如WPS）
第二节计算机的基本组成（重点）
层次结构
硬件层次结构
数据模型、算法
用户程序
作为软件资源的应用程序
语言处理程序（解释、编译）
操作系统
机器语言（指令系统）
微程序控制器
硬件
硬件逻辑部件
虚拟机层次结构
应用程序虚拟机
高级语言虚拟机
汇编语言虚拟机
操作系统虚拟机
指令系统、机器语言
裸机（硬件）
编译：
将源程序的全部语句变成机器语言，然后执行。
解释:
将源程序的一条语句变成机器语言并执行，然后再把下一条语句变成机器语言并执行，直到结束。
透明：
本来存在的事物或属性,从某个角度看却好象不存在，称为透明。
虚拟机：
由软件实现功能的机器称为虚拟机。
冯—诺依曼（VonNeumann）型计算机
1）计算机分为五部分:
运算器、控制器、存储器、输入设备和输出设备。
计算机以运算器为中心，输入输出设备与存储器之间的数据传送都要经过运算器，各部分的操作及其相互之间的联系都要由控制器集中控制。
（指令流生成控制流,控制流控制数据流）
状数结命
态据果令
程序结果
请命地指命请
求令址令令求
2）存储器按地址访问，它是一个顺序的线性编址的一维空间,每个单元的位数是固定的.
3）采用存储程序原理，将程序和数据放在同一个存储器中，指令和数据等同看待，指令和数据都可以送入运算器中运算，即由指令组成的程序是可以在运行过程中被修改.
4）数据以二进制编码，采用二进制运算.
5）指令由操作码和地址码两部分组成.操作码表示指令的性质，地址码表示操作数所在的位置.
6）指令在存储器中基本采用顺序执行，由指令计数器指明要执行的指令在存储器中的地址。
第三节计算机硬件的主要技术指标（重点）
1。
字长
CPU一次处理的最大的二进制数的位数为机器字长.机器字长:
是指参与运算的数的基本位数，它标志着计算精度，位数越多，精度越高，但硬件成本也越高，因为他决定着寄存器、运算部件、数据总线等的位数.
2．主存容量
主存储器是CPU可以直接访问的存储器，需要执行的程序与需要处理的数据就放在主存中。
主存容量大则可以运行比较复杂的程序，并可以存入大量信息，可以利用更完善的软件支撑环境。
所以计算机处理能力的大小在很大程度上取决于主存容量的大小。
主存容量的记法有两种:
字节数（如PC机,640KB）和单元数（字数）*位数（如64K＊16）。
3．外存容量
外存容量一般是指计算机系统中联机运行的外存储容量.
4．运算速度
（1）CPU时钟频率
计算机的操作需要分步执行，每个时钟周期完成一步操作，所以时钟频率在很大程度上反映了CPU速度的快慢。
（2）每秒平均执行指令数（ips）
由于各种指令的执行时间不等，所以这种描述是粗略的。
通常,一条指令能实现一次定点加减运算,所以ips值大致相当于每秒钟能完成的定点加减运算次数。
（3）单独注明时间。
第四节本书结构
本章思考题
1。
什么是计算机系统、计算机硬件和软件？
2.如何理解计算机系统的层次结构？
3.说明高级语言、汇编语言和机器语言的区别及联系。
4.指令和数据都存在存储器中，如何区分它们？
5。
什么是指令？
什么是程序？
第二章计算机的发展及应用
教学时数：
2学时
教学目的与要求：
通过本章的讲述，使学生初步了解计算机系统的发展历史、应用前景，增进和培养学生的学习兴趣。
教学重点：
掌握计算机发展趋势。
第一节计算机的发展史
1。
从物理器件的角度分为五代计算机：
（1）第一代电子管计算机
（2）第二代晶体管计算机
（3）第三代集成电路计算机
（4）第四代大规模集成电路计算机
（5）第五代超大规模集成电路计算机（人工智能）
2。
从计算机的体积可分为：
巨、大、中、小、微型计算机。
3.从运算能力可分为：
4,8，16，32，64位计算机。
第二节计算机的应用
1.科学计算和数据应用
2.工业控制和实时控制
3。
网络技术
4。
虚拟现实
5。
办公自动化
6.多媒体技术
7.人工智能
第三节计算机的展望
1.串行算法改为并行算法，出现了向量计算机、并行计算机和多处理机等。
2.高级语言与机器语言的语义距离缩小,出现了面向高级语言机器和直接执行高级语言机器。
3。
硬件子系统与操作系统和数据库管理系统软件相适应，出现了面向操作系统机器和数据库计算机。
4.计算机系统从指令驱动型改变为数据驱动型和需求驱动型，出现了数据流机器和归约机。
5.为了适应特定应用环境而出现了各种专用计算机。
6。
为了获得高可靠性而研制容错计算机.
7.计算机系统功能分散化、专业化,出现了各种功能分布计算机。
8。
出现了与大规模、超大规模集成电路相适应的计算机系统结构.
9.出现了处理非数值化信息的智能计算机.
本章思考题
1.计算机更新换代以什么为依据？
2。
什么是摩尔定律?
该定律是否永远生效？
3。
说明网络技术的应用。
4。
说明人工智能的应用.
5。
举例说明哪些应用需要采用多媒体技术？
第三章系统总线
教学时数：
2学时
教学目的与要求：
使学生掌握总线系统的基本概念，总线的主要技术指标，单、多总线架构的特点及机內的通信方式。
教学重点:
总线的概念和结构形态、信息传送方式.
教学难点：
总线的仲裁、总线数据的传送模式。
第一节总线的基本概念
在计算机的内部，CPU和存储器之间由总线连接。
总线是用来连接计算机中的多个部件，以实现部件之间信息交换的一组导线。
总线按照它的任务划分，可分为三级：
1．片内总线指芯片内部的总线。
如CPU内部总线，他连接CPU内部的各个寄存器和算术逻辑运算部件。
2．系统总线指CPU、主存、I/O（通过I/O接口）各大部件之间的信息传输线。
系统总线根据其传递的信号不同可以分为地址总线、数据总线和控制总线。
。
3．通信总线用于连接计算机系统之间或计算机系统与其他系统之间的通信。
我们所说的总线，一般情况指系统总线。
总线在传输数据格式上采用串行传输和并行传输两类。
能一次并行传输的数据位数被定义为总线的数据通路宽度，而单位时间能传输的数据量被定义为总线的数据传输率。
完成一次总线传送操作所需的时间称为一个总线周期。
根据总线可能的传送方向,总线可分为单向总线和双向总线。
第二节总线的分类
狭义的总线实体是一组传送线。
它们的定义与允许的工作方式派生出相应的总线逻辑，如：
接收与发送信息逻辑，为共享总线所需的缓冲器,对总线控制权的申请、仲裁、批准与控制权转移逻辑，为与总线标准匹配所要求的信号转换等。
所以，总线实体是一组传送线路与相应的控制逻辑.
1）从系统组成角度分类
在小规模系统中，常用一组系统总线连接CPU、主存、接口与外围设备，称为单总线结构。
在较大规模系统中，常设置多组总线,如：
在主存与CPU之间设置一组专用的高速存储总线，而将连接外围设备的系统总线称I/O扩展总线。
在一些系统中，将直接与CPU连接的一段总线称局部总线，将经过总线控制器扩充后的总线称为系统总线。
连接系统内部CPU、主存、接口与常规外围设备的总线称为系统内总线.把计算机系统之间，计算机系统与通信设备或其他系统外设之间的连接总线称为系统外总线。
在松耦合多机系统中,常将各节点内部的总线称为局部总线,节点间的总线称为通信总线。
2）按数据传送格式分类
并行总线:
用多根数据线同时传送一个字节或一个字的所有代码位，可以同时传送的数据位数称为该总线的数据通路宽度.计算机的系统总线大多是并行总线。
串行总线：
按位串行传送数据，即按数据代码位流的顺序逐位传送.
3）按时序控制方式分类
系统总线所连接的CPU与各种外围设备往往有各自独立的工作时序,在通过总线传送数据信息时，其时序控制方式有同步方式和异步方式之分，相应地,也将总线分为同步总线和异步总线两类。
同步总线:
数据传送操作由统一的系统时钟同步定时，其显著特征是有严格的时钟周期划分，一次传送操作所需的一个总线周期可能包括若干时钟周期.在单机系统中,系统时钟由CPU提供。
在多机系统中，或由负责系统管理的主CPU提供，或专门设置一个系统时钟.
第三节总线特性及性能指标
同步控制方式以时钟周期为划分时间段的基准，一个总线周期占用多个时钟周期，必要时候,一个总线周期所包含的时钟周期数目并不固定，但都是以完整的时钟周期为基准的。
例如，DMA控制器向CPU提出总线请求，获得总线控制权后实现一次总线传送.通常这一过程要经过以下几步:
（1）S0状态：
DMA控制器提出总线请求（BREQ）,此时CPU正控制总线访问主存,因此DMA控制器处于等待批准的S0状态，可能要等待几个时钟周期。
（2）S1状态：
CPU结束一次总线周期操作，发出总线批准信号BACK,进入总线控制权交换状态S1状态。
在S1状态中，CPU放弃总线，DMA控制器向总线送出地址码，接管总线控制权，并进入下一状态。
（3）S2状态:
由DMA控制器发出读命令，从发送设备中读出数据,送入有关的数据寄存器，并发送到数据总线上。
（4）S3状态：
由DMA控制器发出写命令，将数据总线信息写入接收设备.
（5）S4状态：
延长状态，如果在S3状态中没有完成总线传送，可以延长总线周期，进入S4状态。
结束一个总线周期后，DMA控制器放弃系统总线，将总线控制权交回CPU。
第四节总线结构和总线控制
异步总线：
对总线操作的控制与数据传送，以应答方式实现，特点是没有固定的时钟周期划分。
异步应答关系分为不互锁、半互锁和全互锁三类。
不互锁：
设备1发出请求信号,经过一段时间后，自动撤消；设备2接到设备1的请求信号后,在条件允许时发出回答信号，经过一段时间后,自动撤消。
半互锁：
设备1发出请求信号后,接到设备2的回答信号后，才撤消请求信号，而设备2经过一段时间后，自动撤消回答信号。
全互锁：
设备1发出请求信号后，接到设备2的回答信号后，才撤消请求信号，设备2知道设备1撤消了请求信号后，才撤消回答信号。
本章思考题
1。
什么是总线？
总线传输有何特点？
2。
如何理解总线的不同分类？
3.比较同步及异步通信。
4。
什么是总线标准?
为什么要设置总线标准?
5。
什么总线的传输速率，它与哪些因素有关?
第四章存储器
教学时数：
8学时
教学目的与要求:
使学生掌握主存、辅存的概念，重点理解存储器分级的结构,掌握主存与CPU连接方式，Cache与主存地址映射方式.
教学重点:
静态存储器、动态存储器、Cache存储器的地址映射方式。
教学难点：
主存芯片与CPU的连接方法、存储器的校验。
第一节概述
1。
存储器的分类
1）按存储器与CPU的关系：
存储器分为主存和辅存两部分.
主存是能够由CPU直接编程访问的存储器,它存放需要执行的程序与需要处理的数据。
由于主存处于主机的内部所以又称之为内存。
与之相对的是外存，又称辅存.辅存包括：
磁盘、光盘、磁带等.
2）按存取方式：
随机存储器、只读存储器、顺序存储器和直接存储器。
随机存储器：
存储器中的任何一个存储单元的内容都能被随机存取,且存取时间都相同，与存储单元的物理位置无关（RAM）,可以用存储周期来表示其工作速度.
只读存储器:
存储器工作的时候只能读，不能写,通常保存一些特别重要的信息。
它也采用随机存取方式。
顺序存取存储器：
存储器中的存储内容只能按顺序存取，其存取时间与存储单元的物理位置有关（SAM），如磁带。
直接存取存储器（DAM）：
介于随机存储方式和顺序存储方式之间，典型的直接存取存储器是磁盘,磁盘寻址时,首先磁头定位于磁道类似于随机存储方式，然后在磁道内寻址类似于顺序存储方式。
3）按存储介质：
半导体存储器（用半导体器件构成的存储器，多用于主存）和磁存储器（磁性材料做成的存储器，如磁盘）。
半导体存储器又可以细分为静态存储器（SRAM）和动态存储器（DRAM）。
4）按信息的保存：
永久性存储器（断电后存储信息仍可以保持）和易失性存储器（断电后丢失信息），如磁盘是永久性，RAM为易失性。
5）按读写功能:
读写存储器和只读存储器
6）主存储器分为随机存储器（RAM）和只读存储器（ROM），只读存储器又可以分为：
可编程只读存储器（PROM），可擦可编程只读存储器（EPROM），电可擦可编程只读存储器（E2PROM）,以及快闪存储器。
第二节主存储器
1。
存储器的组成
存储体
地
址
缓
冲
和
译
码
器
读写数据缓冲器
存储器是一种能够实现按地址存储的装置。
存储器由存储体、地址缓冲和译码器、读写数据缓冲器组成。
存储体是存储器的核心，它有许多存储单元组成，每个存储单元又由若干个可记忆0或1的存储元件组成。
因此，每个存储单元可以存放若干位二进制数，称为一个字。
每个存储单元按其空间的位置都有一个固定的编号，称为存储单元的地址，简称地址。
通常说存储器容量为M*N的,M表示的是存储器有多少个字，N表示每个字有多少个存储元件。
2。
主存储器的技术指标
1）存储速度：
存取时间（TA，又称取数时间）和存储周期（TM）
2）存取时间：
存储器接到读命令信号到其数据输出端有信号输出为止的时间。
例如对于2114来说，其存取时间为从WE=1开始到读写数据缓冲器中有数据为止。
3）存储周期：
连续两次访问存储器所需要的最小时间间隔。
例如:
从CPU向存储器发出读命令，到CPU的MDR中有数据为止。
4）价格：
存储器的价格以位价格衡量，即存储容量为S，价格为C，P=C/S是位价格。
3。
主存储器的工作原理
CPU对存储器进行操作的时候，一定要用到两个寄存器:
地址寄存器（MAR）和数据寄存器（MDR）。
CPU与存储器之间的数据传输分为同步传输方式和异步传输方式两种,
1）同步方式：
数据传输是在固定的时间间隔内完成，此时间间隔由CPU的时钟脉冲确定，从而构成一个完整的存储器读写周期。
2）异步方式：
当存储器接到CPU的读写命令时，完成一次读写操作后，向CPU发一个“存储器功能完成”信号（WMFC），CPU接到此信号后，才完成一次数据传输工作。
注:
CPU中有一个引脚叫做Ready,其名称是：
准备好信号，当它为1时，表示CPU可以和存储器传输数据。
而不是象书中所说是通过Ready做主存储器应答.
3）读写过程
（1）CPU从存储器中读取一个字节数据
把要读取的字节的地址送入MAR。
把要读取的字节的地址经过地址总线送入存储器的地址缓冲译码器，同时发出读请求.
存储器读操作,找到数据送入其数据缓冲寄存器,
由数据总线将数据送入CPU的MDR,同时发出WMFC信号（WMFC=1）。
（2）CPU向存储器写一个字节数据
把要写入存储器的字节送入MDR。
其地址送入MAR。
经过数据总线和地址总线把数据、地址送入存储器，同时发出写请求。
将数据写入存储器指定单元，同时发出WMFC信号.
4。
存储器扩容
1）位扩展（字长扩展）
位扩展连接方式：
将多片存储器的地址、片选、读写控制连在一起;数据线分别连接.
2）字扩展
字扩展连接方式：
将多片存储器的地址、数据、读写控制连在一起；片选信号来区别那个芯片被选用（充当高位）。
3）字位扩展。
字扩展连接方式：
将多片存储器的地址、读写控制连在一起;片选信号来区别那个芯片被选用（充当高位）,数据线分别连接。
可选讲：
动态存储器的刷新
由于动态存储器依靠电容上存储电荷来暂存信息,而电容上存储的电荷会逐步衰减，所以动态存储器一定要定期刷新。
通常动态存储芯片要在2ms（毫秒）以内全部刷新一遍，即全部刷新一遍所允许的最大时间间隔为2ms，称为最大刷新周期.对于整个存储器来说，各个存储芯片可以同时刷新。
对于每块动态存储芯片来说，则是按行刷新，每次刷新一行,所需时间为一个刷新周期。
例如一个动态存储芯片为128行，，则在2ms内应该至少安排128个刷新周期。
对于一个动态存储器，它在工作过程中实际包括两种工作状态：
读写保持状态和刷新状态.如何进行刷新呢？
通常采用以下三种方式：
（1）集中刷新方式：
在2ms之内直接安排128个刷新周期,统一刷新。
优点是主存利用率高，控制简单；缺点是存储器在每个2ms之内必定有一段时间不能进行读写操作（在进行刷新），造成一段死区。
（2）分散刷新方式：
存取操作和刷新同时进行，即在每个存储周期中包括存取数据刷新数据两部分.优点：
没有死区,缺点:
降低效率。
（3）异步刷新方式：
由于2ms/128=15.625us（微秒），所以每隔15.625us提出一次刷新请求，安排一个刷新周期,如果此时正在进行存取工作，则等到存取工作结束后进行刷新.
5.多体交叉存储器
存储器是存储指令（程序）和数据的地方,CPU工作时将不停的访问存储器，CPU工作的基本周期是时钟周期（节拍），存储器工作的基本周期是存储周期,即CPU以时钟周期表示CPU的速度，存储器以存储周期表示存储器的速度,但是通常存储器的存储周期的时间远远大于CPU的时钟周期，所以实际上CPU的工作速度会降低到与存储器的速度相当,CPU工作时不得不在两个时钟周期之间插入空闲周期。
通常存储器的容量与速度成反比,即1K的存储器的速度比4K的存储器的速度快，因此提出多体交叉存储器技术.多体交叉存储器技术分为两种：
高位交叉编址和低位交叉编址。
例如，某机器有一个容量为4K＊8的存储器，为了提高存储速度将存储器变成4个1K＊8的存储模块。
1）高位交叉编址：
该方法的优点是便利灵活，便于扩展，如将4K的存储器扩展成5K的存储器只需要加一个存储模块，某一个存储模块出现问题不影响其他模块。
2）低位交叉编址：
该方法的优点是提高CPU工作效率。
因为在通常情况下，数据被连续读取，如CPU取4个字节,用高位交叉技术要对存储器进行4次读取，而用低位交叉技术只对存储器读取一次即可（四个模块同时工作）.用低位交叉技术的机器一个存储周期得到4个字节，其存储周期相当于原来的四分之一。
推而广之,一个具有n个模块的存储器,其存储周期等效于单模块的1/n,但这是个乐观的估计,总之效率会明显提高。
注意：
理论上讲，n的值越大,存储器的速度越高,但是实际中一般n≤8.如果n>8速度提高就不在明显，这是因为多体交叉存储器存在访问冲突问题.产生访问冲突的原因是：
一、程序中有转移指令，二、是数据的随机性。
对于多体交叉存储器的控制有两种：
一种是同时启动各模块，然后在主存控制部件的控制下,分时使用总线传输；另一种是各模块分时启动,如四个模块就是每隔四分之一存储周期启动一个模块，后者应用多些。
6.存储器校验
二进制信息在传送时，可能发生错误，校验码是一种具有校验差错能力的代码.校验码由两部分组成:
信息位和校验位，信息位就是要传送的数据信息，校验位是在信息位的基础上根据具体的校验方法得到的一些附加数据。
校验的方法不同，信息位也不同。
基本概念
码字:
表示一个数（或字符）的若干位二进制代码;码元：
码字中的一位二进制数;码组:
满足一定规则的码字集合;最小码距:
一个码组中任何两个码字之间的不同码元的最小个数。
若实现数据校验,必须在原有码字（信息位）的基础上增加额外码元（校验位），从而增大码组中的最小码距。
最小码距与校验能力的关系满足下面公式:
L=2C+1,L=D+1其中L表示最小码距，C表示可纠错位数,D表示可检错位数。
奇偶校验
所谓奇偶校验就是在传输的数据后面加一位奇偶校验位，为奇校验时就是加校验位后，保证在全部数据中“1”的个数为奇数个,为偶校验时就是加校验位后，保证在全部数据中“1”的个数为偶数个。
假设数据位四位，对于奇校验来说,总是P=B3⊕……⊕B0⊕1
对于偶校验位P=B3⊕B2⊕B1⊕B0
加奇偶校验位时可以根据校验位的位置分为横向奇偶校验、纵向奇偶校验和横纵奇偶校验.例如有以下一组数据：
0011000000110001001100100011001100110100（数字：
01234）
采用横向奇校验时编码为：
001100001
001100010
001100100
001100111
001101000
即:
001100001001100010001100100001100111001101000
第三节高速缓冲存储器
1。
存储系统的层次结构
计算机系统对存储器的基本要求是：
高速度、大容量、低价格。
这三个条件互相矛盾，不可能同时实现，为了解决这一矛盾，必须对存储系统进行层次划分。
1）主存、辅存结构：
以速度快、价格高的半导体存储器作主存，以磁存储器做辅存。
2）高速缓存、主存、辅存三级结构。
通常把CPU当前正在执行的程序和数据放在主存中，而暂时不执行的程序和数据放在辅存中。
在执行过程中,不断地把辅存中即将处理的信息调入主存，处理过的信息不断地调出主存.这一过程现在由操作系统中的虚拟存储器技
升级会员 