计算机期末总结.docx
《计算机期末总结.docx》由会员分享，可在线阅读，更多相关《计算机期末总结.docx（34页珍藏版）》请在冰点文库上搜索。
计算机期末总结
计算机期末总结
期中考试
1.试述先行进位解决的问题及基本思想。
（1）进位的传递速度
（2）让各位的进位与低位的进位无关，仅与两个参加操作的数有关。
由于每位的操作数是同时给出的，各进位信号几乎可以同时产生，和数也随之产生，所以先行进位可以提高进位的传递速度，从而提高加法器的运算速度。
2.简述浮点运算的基本步骤（以加法运算为例）
例：
两浮点数相加，求X+Y。
已知：
X=2010•0.11011011,y=2100•（-0.10101100）解：
X和Y在机器中的浮点补码表示形式为（双符号位）：
阶符阶码数符尾数
X：
000100011011011
Y：
001001101010100
计算过程：
1对阶操作
阶差△E=[Ex]补+[-EY]补=00010+11100=11110
X阶码小，Mx右移2位，保留阶码E=00100。
[Mx]补=000011011011下划线上的数是右移出去而保留的附加位。
2尾数相加
[Mx]补+[MY]补=000011011011+1101010100=111000101011
3规格化操作结果的符号位与最高数值位同值,应执行左规处理,结果为110001010110,阶码为00011。
4舍人
附加位最高位为1，采用0舍1入法处理，在所得结果的最低位+1，得新结果：
[M]补=1100010110，
M：
-0．11101010。
5判溢出阶码符号位为00，故不溢出、最终结果为：
X+Y=2010•（-0.11101010）
3.DRAM存储器为什么要刷新？
防止漏电，保证存储信息不破坏。
4.CPU如何区分指令和数据？
空间：
指令的地址是由程序计数器（PC）规定的，而数据的地址是由指令规定的。
在程序执行过程中，要避免修改指令,但可以修改数据。
时间：
指令在前，数据在后。
（时序）
5、RISC和CISC分别代表什么？
精简指令系统计算机（RISC）复杂指令系统计算机（CISC）
6、求信息码01101110的海明校验码。
解：
（1）求信息码01101110的海明校验码①确定海明校验位的位数：
设R为校验位的位数，则整个码字的位数应满足不等式N=K+Rv=2R-1
设R=3，则23-仁7,N=8+3=11,不等式不满足：
设R=4，则24-1=15,N=8+3=11,不等式满足。
所以R最小取4。
②确定校验位的位置：
位号（1—12）为2的权值的那些位，即
20、21、
22、23的位置作为校验位，息位。
即：
记作
P1、
P2、
P3、P4,
余下的为有效信
1
2
3456
7
8
9
10
1112
P1
P2
D0P3D1D2
D3
P4
D4
D5
D6D7
③分组：
有4个校验位，将12位分4组，第I位由校验位号之和等于I的那些校验位所校验。
如表2.4所示。
1
2
3
4
3
6
7
9
1U
11
12
Pl
P2
P3
1）1
D2
1）3
IM
1M
D5
[）6
D7
0
1
1
1
0
1
1
0
第—俎＜ri）
7
7
7
7
第二血
寸
目
寸
彳
V
第Pi5）
寸
7
V
第尺址＜F4）
V
7
7
④校验位的形成：
P1=第一组中的所有位（除P1外）求异或：
D6©D4©D3©D1©DO=1©0©1©1©0=1
P2二第一组中的所有位（除P2外）求异或：
D6©D5©D3©D2©D0
=1©1©1©1©0=0
P3二第一组中的所有位（除P3外）求异或：
D7©D3©D2©D1
=0©1©1©0=0
P4二第一组中的所有位（除P4外）求异或：
D7©D6©D5©D4
=0©1©1©0=0
所以，信息码01101110的海明校验码为011001110001
（2）校验原理
在接收端分别求S1、S2、S3、S4
S1=P1©第一组中的所有位求异或
=P1©
D6
©D4
©D3
©D1©
D0
S2=P2©第二组中的所有位求异或
=P2©
D6
©D5©
》D3
©D2©
D0
S3=P3©第三组中的所有位求异或
=P3©
D7
©D3©
D2©
D1
S4=P4©第四组中的所有位求异或
=P4©
D7©
令D6©
D5©
D4
当S1S2S3S4=0000寸，接收的数无错，否则S1S2S3S4勺二进制编码即为出错位号，例如S1S2S3S4=1001说明第9位出错，将其取反，即可纠错。
根据此原理，指出和纠正1位出错位的海明校验逻辑电路如图2.1所示。
海明校验逻辑电路图：
片4BBBn叽无错有错
mi10D1iuoqoooo
5
Gl
奋偶形成线路
奇fll形成銭賂
奇績形成纯閒
1
fill
111
II
11!
111
1丨II
片34B片
內4口
«0.4
P?
B%4Bd
P
¥B
%必咼曲
图2!
虽IB悻码骼（设译玛器高电平有效）
7.某指令系统的指令字长16位，可含有3、2、1或0个地址，每个地址占4位请设计该指令系统的格式，最多共有多少条指令？
解：
扩展操作码
離码_地址阳一
/141命177“4”0
ooooyz
—■<—~I*■■
1<107XYZ
0000
三地址指吞15^
、■—
11111110Y
1fnihioooo
•A
•■*
Tni1111nio
0000
-*»__■_■--
rrmrv厂Huim
8.分析加减交替除法的基本原理
二地址指令15条
一地址指令丄5条
零地址指令16条
9.某机字长8位，试用如下所给芯片设计一个存储器，容量为10K,其中RAM为高8K,ROh为低2K,最低地址为0（RAM芯片类型有为：
4K8,ROM芯片有：
2K4）。
①地址线、数据线各为多少根？
2RAM和ROM勺地址范围分别为多少？
3每种芯片各需要多少片。
4画出存储器结构图及与CPU®接的示意图
第三章习题课：
1.写出下列数据规格化浮点数的编码（设I位符号位，阶码为5位移码，尾数为
10位补码）。
（1）+111000
（2）-10101（3）+0.01011
解：
⑴+111000=26X0.111000
符号位为0；6的阶码移码表示为10110；尾数补码为1110000000，所以+111000规格化浮点数的编码为0101101110000000
（2）-10101=25X（-0.10101）
符号位为1；5的阶码移码表示为10101；尾数补码为010*******，格化浮点数
的编码为010*******
（3）+0.01011=2-1X0.1011
符号位为0；-1的阶码移码表示为01111；尾数补码为1011000000，所以+0.01011的规格化浮点数的编码为0011111011000000
2.在浮点数编码表示中___在机器数中不出现，是隐含的。
（答案：
D）
A.阶码B.符号C.尾数D.基数
3.浮点数的表示范围和精度取决于.（答案；A）
A.阶码的位数和尾数的位数
B.阶码采用的编码和尾数的位数
C.阶码采用的编码和尾数采用的编码
D.阶码的位数和尾数采用的编码
4.能发现两位错误并能纠正一位错的编码为（答案：
B）
A.CRC码B.海明码C.偶校验码D.奇校验码
5.用变形补码计算X-Y,X+Y并判别结果的正确性。
设：
X=0.11011,Y=-0.10010解：
[X]补=0011011[Y]补=1101110[-Y]补=0010010
[X]补+[-Y]补=0101101溢出
[X]补+[Y]补=0001001无溢出X+Y=0.01001
6.在计算机中，所表示的数有时会发生溢出，其根本原因是计算机的字长有限。
答案：
对
7.8421码就是二进制数。
答案：
不对。
8421码是十进制数的编码。
8.表示定点数时，若要求数值0在计算机中惟一地表示为全0，应使用反码表示。
答案:
错。
表示定点数时，若要求数值0在计算机中惟一地表示为全0，应使用补码。
第四章内容
1.主存储器用来暂时存储CPU正在使用的指令和数据，它和CPU勺关系最为密切。
主存储器和CPU勺连接是由总线支持的，连接形式如图4.1所示。
«/w
finaaifwan
tti4r
EfFtra
2.例:
16KX4位芯片组成16KX8位的存储器
埴址统
A严A门
R/W
D严6
-U
R/W
IA0^Ai5SZ-R
CS16KX4
ii
CS16KX4
D&〜Dj
图4.IS位扩展连接方式
3.例：
4个16KX8位静态芯片组成64KX8位存储器
A
CS
A|3
A|3
WE——
^r~
WE
^r~
JBKXS
JBKXS
WE
WE
CS
16KX8
16KX8
16KX8
16KX8
p-|WE|
WE
lWE
LME
■
图4*19字扩展连接方式
4.例1:
由Intel2114（1KX4位）芯片组成容量为4KX8位的主存储器的逻辑框图说明地址总线和数据总线的位数，该存储器与8位字长的CPU勺连接关系。
解：
此题所用芯片是同种芯片。
（1）片数=存储器总容量（位）/芯片容量（位）=4K*8/（1K*4）=8（片）
（2）CPU总线（由存储器容量决定）
地址线位数=log2（字数）=log2（4K）=12（位）
数据线位数=字长=8（位）
（3）芯片总线（由芯片容量决定）地址线=log2（1K）=10（位）
数据线=4（位）
CS连在一起，组间串行工作，CS分别连接译码器
（4）分组（组内并行工作,的输出）。
组内芯片数=存储器字长/芯片字长=8/4=2（片）组数=芯片总数/组内片数=8/2=4（组）
（5）地址分配与片选逻辑
<
位地址分配给芯片，高位地址形成片选逻辑.
芯片
芯片地址
片选信号
片选逻辑
1K
A9-A0
CSO
A11A10
1K
A9-A0
CS1
A11A10
1K
A9-A0
CS2
A11A10
1K
A9-A0
CS3
A11A10
（6）连接方式：
扩展位数,扩展单元数,连接控制线
图氐加静东存诵器芯片与CPU的连接
5.例2.某半导体存储器，按字节编址。
其中，0000H-07FFH为ROkE,选用EPROM芯片（2KB/片）；0800H-13FFH为RAME，选用RAM芯片（2KB/片和1KB/片）。
地址总线A15-A0（低）。
给出地址分配和片选逻辑。
1）计算容量和芯片数
ROI\区：
2KBRAM区：
3KB共3片
2）地址分配与片选逻辑
存储空间分配：
先安排大容量芯片（放地址低端），再安排小容量芯片。
便于拟定片选逻辑。
5A14A13A12A11A10A9…AO64KB
0
0
0
0
1.・
….1
2K
0
0
0
1
0…
0
2K
0
0
0
1
1
•…1
QQQQQQ
0
0
1
0
0
0…
0
0
0
1
0
0
1…
1
声OM]5KB
1IW13「位地>ramJ址寻
A12AO
低位地址分配给芯片,蔼位砸fiE形成芹选逻辑。
版
2K
2K
1K
芯片
芯片地址
片选信号
片选逻辑
A10"A0
CSO
A12A11
A1Q>0
C51
A12A11
A9"A0
CS2
A12A11A10
A15A14A13为全0
6.用8KX8位的ROM芯片和8KX4位的RAM芯片组成存储器，按字节编址，其
中RAM的地址为0000HH5FFFHROM勺地址为6000〜9FFFH,画出此存储器组成结构图及与CPU的连接图。
解：
计算容量、芯片数量：
RAM的地址范围展开为0000000000000000~0101111111111111
A12-----A0从0000F〜仆FFH容量为：
8K,高位地址A15A14A13从000-010,所以RAM的容量为8KX3=24K。
RAM的容量是24KX8,需8KX4的芯片6片。
ROM勺末地址-首地址=9FFFH-6000H=3FFF,所以ROM勺容量为214=16匕ROM勺容量是16KX8,需8KX8的芯片2片。
ROM的地址范围展开为0110000000000000~1001111111111111，高位地址A15A14A13从011~100b存储器的组成
7.存储器分布图如下面所示（按字节编址）,现有芯片ROMKX8和RAMBKX4,
设计此存储器系统，将RAM和ROM用CPUS接。
解：
RAM区域是BKX8,需2片BKX4的芯片；RAM2区域也是8KX8,需2片8KX4的芯片；ROM区域是8KX8,需2片4K8的芯片。
地址分析如下：
ooo：
o00000000oooo
000^1111111111111
001=00000oooooooo
ooi：
imimimi
}kaml
_RAM2
oilo；oooooooooooo
0111111111111111
yROM
（1）方法一
以内部地址多的为主，地址译码方案为：
用A14A13作译码器输入，则Y0选RAM1Y1选RAM2Y3选ROM当A12=0时选ROM,1当A12=1时选ROM2扩展图与连接图如图所示。
4KX8
□
HKX4
A?
Dr*
R*
出1X4
CPI
RAM]
KOMI
4r-An
（2）方法二
以内部地址少的为主，地址译码方案为：
用A14A13A12作译码器输入，贝UY0和
Y1选RAM1Y2和Y3选RAM2Y6选ROM,1Y7选ROM2扩展图与连接图如图所示。
Q
D，Ik
4KX8
ROMI
0—
8KX4
RAMI
SkX4
RAM：
4KXa
R0M2
vflY,¥：
¥,
_-——■J———匕YjY.Yr
74LSB8
讦玛SS
ADC
8.用8KX8的RAM芯片和2KX8的ROM芯片设计一个10KX8的存储器，ROM和RAM勺容量分别为2K和8K,ROM的首地址为0000HRAM的末地址为3FFFH
（1）ROM存储器区域和RAM存储器区域的地址范围分别为多少？
⑵画出存储器控制图及与CPU勺连接图。
解：
（1）ROM勺首地址为0000HROM的总容量为2KX8;
RAM的末地址为3FFFH,RAM的总容量为8KX8，所以首地址为：
2000H。
（2）设计方案
ROM的地址范围为0000软°00000000
ooootanliiiiiii
RAM的地址范围为0010000000000000
ooaimimimi
»
（3）方法一
以内部地址多的为主，地址译码方案为：
用A13来选择，当A13=1时选RAM当
A13A12A1仁000寸选ROIM如图所示。
以内部地址少的为主，地址译码方案为：
用A13A12A11作译码器输入，则Y0选ROM丫4Y5、Y6Y7均选RAM如图所示。
9.用4KX8位的ROM芯片和8KX4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H~7FFFHROM的地址为9000H~BFFFH画出此存储器组成结构图及与CPU的连接图。
解：
RAM勺地址范围展开为
0010000000000000~01111111111111,
A12----A0从0000H~仆FFH容量为8K,高位地址从001~011所以RAM的容量为8KX3=24匕
RAM用8KX4的芯片组成，需8KX4的芯片共6片。
ROM勺地址范围展开为
1001000000000000~1011111111111111,
A11----A0从000H~FFFH容量为4K,
高位地址A15A14A13A12从1001~1011，所以ROM勺容量为4KX3=12匕ROM用4KX8的芯片组成，需4KX8的芯片3片。
地址分析如下:
”K.UI1
”R.UI3
001P000000000000ooiimiminil一oiop000000000000oiokmimimi.
Olip000000000000oniinimimi.
1001000000000000I
looikinmimiJR0M1
1010000000000000]1CI1U111111111111}R0M：
1011joooo00000000I1011^111111111111JHOM3
地址译码方案：
用A15A14A13A12乍译码器输入，则Y2和Y3选RAM1Y4和Y5选RAM2,Y6和Y7选RAM3Y9选ROM1Y10选ROM2,Y11选ROM3储器的组成结构图及与CPU勺连接图如图所示。
An
W4.I3
第八章
1.
IR指令寄存器：
用以存放当前正在执行的指令。
PC程序计数器：
即指令地址寄存器。
存放当前正在执行的指令地址或下一条指令地址。
指令地址形成:
（PC）+1->PC。
或:
转移指令修改其内容
时序控制信号形成部件：
根据当前正在执行的指令的需要，产生相应的时序控制信号指令译码器：
对指令寄存器中的操作码进行分析解释，产生相应的控制信号。
脉冲源：
脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲，是机器周期和工作脉冲的
图乩门微程序控制器简框图
基准信号
2.微程序控制器的基本工作原理如下：
1）当指令取入IR中以后，根据操作码进行译码，得到相应指令的第一条微指令的地址。
2）指令译码部件可用只读存储器组成，将操作码作为只读存储器的输入地址，该单元的内容即为相应的微指令在控制存储器中的地址。
3）根据控制存储器中的地址从控制存储器取出微指令，并将它存放在微指令寄存器中。
4）控制字段各位的输出通过连接线直接与受控制的门相连，于是就提供了在本节所提出的控制信号。
3.硬布线控制器与微程序控制器，除了操作控制信号的形成方法和原理有差别外，其余的组成部分没有本质上的差别。
最显著差异为两点：
1）实现
微程序控制器的控制功能是在存放微程序的控制存储器和存放当前正在执行的微指令的寄存器直接控制下实现的，特点：
电路比较规整，各条指令控制信号的差别反映在控制存储器的内容上•
而硬布线控制的控制信号先用逻辑式列出，经化简后用电路实现.特点：
电路显
得零乱且复杂，当需修改指令或增加指令时是很麻烦的•
因此微程序控制得到广泛应用，尤其是指令系统复杂的计算机，一般都采用微程序来实现控制功能。
2）性能
微程序控制的速度比硬布线控制的速度低，而硬布线控制的速度快•近年来在一些新型计算机结构中，例如在RISC（精简指令系统计算机）中，一般选用硬布线逻辑。
习题4.己知某计算机有80条指令，平均每条指令由12条微指令组成，其中有一条取指微指令是所有指令公用的，设微指令长度为32位。
请算出控制存储器容量。
解：
微指令所占的单元总数：
（80X12-80+1）X32=（80X11+1）X32=881X32
所以控制存储器容量可选IKX32。
5.表中给出了8条指令11~18所包含的微命令控制信号。
试设计微指令控制字段要求所用的控制位最少，而且保持微指令本身内在的并行性。
n
ABCDI
E
CEGI
E
ADFG
W
AHJ
E
17
CPH
C
ABH
解：
微指令与包含的命令对应表如表所示。
*6.2锻洁寺与朋色含■佈令的科程莫爭
曲垂您上BU口E启G
UJ7V
1-1
从表中可知，E、F、H及BI、J分别两两互斥，所以微指令控制字段格式设计如下：
XXXXXXXX
00=不操作皿；不操作0：
不操作0；不操作0：
不操作不操作
01:
E01:
B1:
A1:
C1:
D1:
G
10:
F10：
I
11:
H11：
J
6.某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。
（1）控制存储器的容量应为多少？
（2）设计出微指令的具体格式。
解：
（1）30个微命令构成4个相斥类，其中5个相斥微命令需3位编码；8个相斥微命令需4位编码，14个相斥微命令需4位编码，3个相斥微命令需2位编码：
外部条件3个,采用断定方式需2位控制位。
以上共需15位。
微指令字长24位，采用水平型编码控制的微指令格式，所以还剩9位作为下址字段，这
样控制存储器的容量应为512X24.
2）微指令的具体格式如图所示。
XXX
XXXX
XXXX
KK
XXXx|
HI
iIII
4:
佰诗码右
4:
16镖聊豪
2:
4评叫匕
2:
需计肯器
1……1
这£
送•牛憐甜专
ft（MJ
r1
卞址学及9位
7
升级会员 