电子钟课程设计.docx
《电子钟课程设计.docx》由会员分享,可在线阅读,更多相关《电子钟课程设计.docx(11页珍藏版)》请在冰点文库上搜索。
电子钟课程设计
数字电子技术课程设计报告
设计题目:
数字电子钟的设计
课程设计时间2011..24~2011..30
院系:
XX纺织大学电子信息工程学院
班级:
电气094
设计学生:
杨海X爱祥
一、数电课程设计的目的:
数字电子技术课程设计是在学习完数字电子电路课程之后,按照课程教学的要求,对学生进行综合性训练的一个实践性教学环节。
主要目的是培养学生综合运用理论知识能力,分析问题和解决问题的能力,以及根据实际要求进行独立设计的能力;了解数字电子电路的一般设计方法,初步掌握数字电子线路安装、布线、焊接、调试等基本技能;熟练掌握电子电路基本元器件的使用方法,训练、提高读图能力;掌握组装、调试方法。
二、设计题目及内容
、设计题目:
数字电子时钟
2、内容和要求:
()时间以24小时为一个周期;
(2)显示时、分、秒;
(3)有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;
(4)根据要求阅读数字时钟电路原理图,阅读教材及查找相关资料,叙述工作原理;
(5)画出包含+5伏的稳压电源在内的原理电路图,根据原理图画出对应的印刷电路图,并在图中标出元器件的符号及代码;
(6)安装、焊接、连线、调试电路;
(7)最后提交调试好的设计作品,撰写并提交实验、调试报告,解答思考题。
三、功能及简单工作原理数字电子钟的原理方框图
如下图()所示。
干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发现一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”“时计数器”采用24进制计时器,可实现对一天24小时的累计。
。
译码显示电路将“时”“分”“秒”计数器的输出状态由七段显示译码器译码,通过六位LED七段显示器显示出来。
校时电路是用来对“时”“分”“秒”显示数字进行校对调整的。
本电路由CD4060、74LS74产生秒时钟信号;由CD458、74LS00组成60进制计数器;CD45为显示译码及驱动电路;与非门组成校时电路。
四、主要部分的实现方案
.秒脉冲电路由晶振32768Hz经CD4060分频为2Hz,再经过74LS74一次分频,即得Hz标准秒脉冲,提供给时钟计数脉冲。
如图示:
2.时间计数器电路由CD458计数器和74LS00组成时分秒的计数电路。
74LS00是4位二进制同步加计数器,它的设置为多片集成计数器的级联提供方便。
它具有异步清零,同步并行预置数,保持和计数的功能。
引脚图如下
CD458计数器为D型触发器,具有内部可交换CP和EN线,用于在时钟上升沿下降降沿加计数。
其引出端排列和功能表分别见图表所示。
CD458虽无专用的进位信号,但在脉动模式可将Q3连接至下一计数器的EN输入端实现级联,同时后者的CP输入保持低电平。
CD458的波形图如图所示.
由图可见,由于单个单元运算是在CP上升沿触发,如将低位的Q3,作为进位信号直接送至高位计数器的CP输入端,将在低位逢8时就提供进位信号,如要实现“逢十进一”,需将Q3经过非门送至高位计数器的CP输入端,显然烦琐、浪费。
经济、简捷、正确的方案应是保持高位计数器的CP输入端为低电平,将低位的Q3作为进位信号直接送至高位计数器的EN输入端,用Q3级联有利于取得较大满值,计数到满值后随着时钟上跳Q3产生下跳就可引起高位计数器计数。
()秒计数器秒个位的方案应是保持秒十位计数器的CP输入端为低电平,将秒个位的Q3作为进位信号直接送至秒十位计数器的EN输入端。
秒十位计数单元为6进制,当Q3Q2QQ0变成00时,通过与非门把它的清零端变成0,计数器的输出被置零,跳过0到的状态,又从0000开始,如此就是60进制。
同时秒十位上的00时,要把进位信号传输给“分”个位的计数单元。
CD458利用条件反馈清零的方法可实现60进制。
其中的与非门使用74LS00
(2)分计数器分的个位和十位计数单元的状态转换和秒的是一样的,只是它要把进位信号传输给时的个位计数单元。
(3)时计数器当“时”十位的Q3Q2QQ0为0000或000时,“时”的个位计数单元是十进制计数器,当他的Q3Q2QQ0到00时,通过与非门使得个位458上的清零端为0,则计数器的输出直接置零,从0000有开始。
当十位的Q3Q2QQ0为000时,通过与非门使得该458的清零端为0,“时”的十位有重新从0000开始,此时的个位计数单元变成4进制,即当个位计数单元的Q3Q2QQ0为000时,就要又从0000开始计数。
这样就实现了“时”24进制的计数其中的与非门用74LS00
3.译码显示电路译码电路采用CD45译码器。
其功能是将“时”“分”“秒”计数器中计数的输出状态(842BCD)翻译成七段数码管能显示十进制数所要求的电信号,然后经数码显示器,把数字显示出来。
显示器件选用发光二极管数码管,可选用共阴数码管。
CD45是一种BCD-7段显示译码器,它属于CMOS器件,高电平输出电流可达25mA。
其管脚排列见图所示。
该器件用于驱动共阴极7段LED数码管。
4.较时电路当数字钟刚接通电源或走时出现误差时,需要对其进行时间的校准,实用校时电路很多。
校时电路包括校准小时电路和校准分钟电路(也可包括校准秒电路,但校准信号频率必须大于HZ),可手动较时或脉冲校时,可用普通机械开关或由机械开关与门电路构成无抖动开关来实现校时。
下图为设计
校时电路
五、数字钟“秒”的装调
数字钟.总装配图
2.元器件清单
3.数字钟的装配与调试、检查印刷电路板有无断路、短路,若有,首先处理好。
2、焊接顺序:
电阻、二极管、IC插座、三极管、电容器,逐一焊接。
先焊平面的,后焊立体的,原则是有利于焊接。
要求卧装水平、竖装垂直、相同元件等高。
3、焊接要点:
将元件整形后插入对应位置,电路板平放在台面上,一手握烙铁对焊盘和引脚同时接触预热,另一手持焊锡丝与焊盘处烙铁接触,使锡丝熔化,当锡丝熔化一定量时,立即将锡丝离去,烙铁继续保持少许时间,让焊锡围绕焊盘自由流动,形成一个钟形焊点。
4、按照接线要求位置,将连接线焊接到对应的插孔。
5、剪脚:
元件焊好后,将多余引脚剪掉,剪脚后的焊点应露出引脚0.5-mm。
6、检查元件及IC插座有无错焊、漏焊,方向是否正确无误,将集成电路插入插座。
7、通电测试:
将连接线分别与对应电源接线柱一一连接。
8、首先清零,然后观察LED数码管变化状态。
六、思考题
、本电路中N进制计数器是如何实现的?
答:
是由CD458计数器和74LS00组成的计数电路,60位计数器是是保持十位计数器的CP输入端为低电平,将个位的Q3作为进位信号直接送至十位计数器的EN输入端,。
十位计数单元为6进制,当Q3Q2QQ0变成00时,通过与非门把它的清零端变成0,计数器的输出被置零,跳过0到的状态,又从0000开始,如此就是60进制。
24位计数器是当十位的Q3Q2QQ0为0000或000时,个位计数单元是十进制计数器,当他的Q3Q2QQ0到00时,通过与非门使得个位上的清零端为0,则计数器的输出直接置零,从0000有开始。
当十位的Q3Q2QQ0为000时,通过与非门使得该458的清零端为0,十位又重新从0000开始,此时的个位计数单元变成4进制,即当个位计数单元的Q3Q2QQ0为000时,就要又从0000开始计数。
这样就实现了24进制的计数
2、校时电路中的三个开关有什么作用?
答:
当开关闭合时,会接上电容,可以缓解抖动,为去抖动开关
3、如果用74LS6组成计数器,则个位到十位的进位怎样实现?
答:
在Hz的CP时钟信号下,74LS6()的PE、LD、都接高电平,TE、CR74LS6()正常工作,进行记数,当计数到00时,通过与非门将Q3Q与非后接到清零端CR,即在此时将第一个74LS6()清零。
同时接到74LS6
(2)的脉冲端CP(因为当CR等于0时,等于所以时钟脉冲CP有效),于是它显示的是(0-9)。
因为时钟脉冲是74LS6()给出,将74LS6
(2)的PE、TE、LD、CR都接高电平,74LS6
(2)正常工作,进行计数,当计数到00时,通过与非门将Q2Q与非后接到清零端-CR,将74LS6
(2)清零,于是实现了显示(0-5)的进制,同时接到下一个74LS6的时钟脉冲端CP。
七、总结
1.设计过程中遇到的问题及其解决方法。
1)在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至。
2)在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况,经检验发现主要是由于接触不良的问题,其中包括线的接触不良和芯片的接触不良,在实验过程中,数码管有几段二极管时隐时现,有时会消失。
用5V电源对数码管进行检测,一端接地,另一端接触每一段二极管,发现二极管能正常显示的,再用万用表欧姆档检测每一根线是否接触良好,在检测过程中发现有几根线有时能接通,有时不能接通,把接触不好的线重新接过后发现能正常显示了。
其次是由于芯片接触不良的问题,用万用表欧姆档检测有几个引脚本该相通的地方却未通,而检测的导线状况良好,其解决方法为把CD4511的芯片拔出,根据面包板孔的的状况重新调整其引脚,使其正对于孔,再用力均匀地将芯片插入面包板中,此后发现能正常显示,本次实验中还发现一块坏的LED数码管和两块坏的CD4511,经更换后均能正常显示。
3)在连接晶振的过程中,晶振无法起振。
在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至。
4)在连接六进制的过程中,发现电路只能4、5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示。
5)在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时、分、秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题。
经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA、QB、QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至。
6)在制作报时电路的过程中,发现蜂鸣器在57分59秒的时候就开始报时,后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接,以至接线都错位,重新接线后能正常报时。
7)连接分频电路时,把时个位的QD和时十位的1脚断开,然后时十位的1脚接到晶振的3脚,时十位的3脚接到秒个位的1脚,所连接的电路图无法正常工作,时十位从0-9的跳,时个位只能显示一个0,在这个电路中3脚的分频用到两次,故无法正常显示,因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可,因此把时十位的CD4511的12、6脚接地,7脚改为接74HC390的5脚,74HC390的3、4脚断开,然后4脚接9脚即可,其中空出的74HC390的3脚就可用于2Hz的分频,分频后变为1Hz,整个电路也到此为正常的数字钟计数。
2.设计体会
在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
在连接六进制、十进制、六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。
在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏。
又例如74HC390芯片,其本身就是一个十进制计数器,在仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的。
在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。
通过这次对数字钟的设计与制作,让我们了解了设计电路的程序,也让我们了解了关于数字钟的原理与设计理念,要设计一个电路总要先用仿真仿真成功之后才实际接线的.但是最后的成品却不一定与仿真时完全一样,因为,再实际接线中有着各种各样的条件制约着.而且,在仿真中无法成功的电路接法,在实际中因为芯片本身的特性而能够成功.所以,在设计时应考虑两者的差异,从中找出最适合的设计方法.通过这次学习让我们各个芯片能够完成什么样的功能,使用芯片时应该注意哪些要点.同一个电路可以用那些芯片实现,各个芯片实现同一个功能的区别.另外,我们设计要从市场需求出发,既要有强大的功能,又要在价格方面比同等档次的便宜.通过这次学习,让我们对各种电路都有了大概的了解,所以说,坐而言不如立而行,对于这些电路还是应该自己动手实际操作才会有深刻理解.当然,通过这次实践我也受益匪浅,从中学到了不少在书本中没有的东西,明白了实践与理论的结合是极其重要的,以及同学之间互相帮助的重要性,更重要的是对整个电路还有各个元器件有了充分的认识,还有在遇到困难时运用学过的相关知识和恰当的方法尽力去解决各个难题,通过自己不懈的努力与搭档的配合来完成这项团队任务。