数字电子秒定时器设计报告.docx
《数字电子秒定时器设计报告.docx》由会员分享，可在线阅读，更多相关《数字电子秒定时器设计报告.docx（23页珍藏版）》请在冰点文库上搜索。
数字电子秒定时器设计报告
昆明学院
电子技术1课程设计报告
设计题目：
数字电子秒定时器设计
专业：
电气工程及其自动化专业
班级：
2009级
（1）班
姓名：
张仕旺
指导老师：
徐东霞
设计时间：
2011年1月日
自动控制与机械工程系
电气工程及其自动化教研室
目录
设计课题2
课程设计的目的和要求3
设计任务和要求4
设计方案提示4
一单元电路设计与说明4
1.秒脉冲发生器4
2.秒脉冲发生器及控制模块8
2.可预置10进制减法计数器8
3.译码显示12
4.按键控制电路14
二总体电路图19
1.显示模块19
2.秒脉冲发生器及控制模块20
3.布线说明21
元件清单22
安装调试过程23
一、安装调试时采用的方法：
23
二、出现的问题及解决方法：
24
设计心得25
参考文献26
设计课题
设计课题：
数字电子秒定时器
本设计的妙定时器是以中规模的TTL集成电路、CMOS集成电路和LED数码显示为主要部分的电子秒表。
主要有时基产生电路、电源电路、分频电路、计数及译码电路、开关按钮电路。
本设计主要以规模电子技术和数字电子技术为主。
数字电子秒定时器电路组成方框图如下：
译码器
课程设计的目的和要求
1.综合运用电子技术课程中所学的理论知识去独立完成一个设计课题。
2.通过查阅手册和文献资料，培养学生独立分析和解决实际为题的能力。
3.进一步熟悉常用电子器件的类型和特性，并掌握合理选用的原则。
4.学会电子电路的安装与调试技能。
5.进一步熟悉电子仪器的正确使用方法。
6.学会撰写课程设计总结报告。
7.培养严肃认真的工作作风和严谨的科学态度。
设计任务和要求
使用中、小规模集成电路设计一台电子秒定时器，要求如下：
1.设计制作一个频率为50Hz时钟发生装置。
2.通过分频电路，输出周期为一秒的的计数脉冲。
3.使用计数器对分频电路输出的1秒脉冲计数，并通过数码显示器显示出来，完成1秒—99秒的定时。
4.使用触发器和一个按钮开关，实现“设置定时时间”，“开始减计数”和“关闭蜂鸣器”的循环控制功能。
5.使用蜂鸣告知定时时间到。
设计方案提示
根据设计任务和要求，对照数字电子秒定时器的框图，可以分为以下几个部分进行模块设计。
一单元电路设计与说明
1.秒脉冲发生器
秒脉冲发生器是数字电子秒定时器的核心部分,它的精度和稳定度决定了秒定时器的质量,通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。
秒脉冲发生器电路图如下：
（1）晶体振荡器
在晶体振荡器中，20pF电容和可调电容组成无形选频反馈网络，电路只能在晶体振荡频率f处产生自激震荡。
a.可调电容
可调电容可以微调振荡频率，是温度不常用电容。
b.电阻
保证在静态，电阻能工作在其电压传输特性的转折区呈线性方式大状态。
（2）CD4060芯片
CD4060是由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效的分频器，它可以进行14次分频。
a.引脚图为：
b.功能表：
（3）74LS74芯片
这里用一个74LS74芯片再做一次分频，为第15次分频，获得频率为1Hz的脉冲数出。
a.引脚图：
b.功能表：
输入
输出
PRCLRCLRD
QQ
LHXX
HL
HLXX
LH
LLXX
HH
HHLH
HL
HHLL
LH
HHLX
QQ
秒脉冲发生器状态波形图为：
CP
Q14
Q1
2.
2.可预置10进制减法计数器
当可预置端PL为低电平时，输出端（Q0-Q3）可预置成与数据输入端（D0-D3）相一致的状态，计数方式控制端D/U输入端为高电平，预置数值便会随着时钟脉冲递减，实现减法计数功能。
其电路结构图如下：
（1）74LS190芯片
a.74LS190芯片引脚功能
TC进位输出/错位输出端
CLK时钟输入端（上升沿有效）
E技术控制端（低电平有效）
D0-D3并行数据输入端
PL异步并行植入控制端（低电平有效）
Q0-Q3输出端
RCO行波时钟输出端（低电平有效）
U/D加/减法计数方式控制端
b.74LS190芯片功能介绍
.预置是异步的：
当置入控制端（LD）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数，据输入端（D0～D3）相一致的状态。
.计数是同步的：
靠CP加在4个触发器上而实现。
当计数控制端（CT）为低电平时，在CP上升沿作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。
当计数方式控制（U/D）为低电平时进行加计数，当计数方式控制，（U/D）为高电平时进行减计数。
只有在CP为高电平时CT和U/D才可以跳变
.特殊功能：
有超前进位功能。
当计数溢出时，进位/错位输出端（CO/BO）输出一个低电平脉冲，其宽度为CP脉冲周期的高电平脉冲；行波时钟输出端（RC）输出一个宽度等于CP低电平部分的低电平脉冲。
利用RC端，可级联成N位同步计数器。
当采用并行CP控制时，则将RC接到后一级CT；当采用并行CT控制时，则将RC接到后一级CP。
c.引脚图：
d.功能表：
复位输入
复位输出
Q0
Q1
Q2
Q3
D0
D1
D2
D3
1
1
0
X
0
0
0
0
1
1
X
0
0
O
O
O
X
X
1
1
1
0
0
1
0
X
0
1
计数
0
X
X
0
计数
X
0
0
X
计数
e.其功能时序图为:
（2）4.7K电阻的作用：
限制电流。
（3）开关的作用：
设定初始值。
3.译码显示
译码显示采用BCD—七段译码器，显示器采用共阴或共阳的显示器。
采用共阴极LED数码管和译码器74LS248。
共阴极的LED数码管QA…QG为1时驱动显子段发光。
电路框图如下：
74LS248芯片：
把74LS190的输出端接入译码器的74LS248的输入端来驱动七段发光二极管显示字形的信号QA、QB、QC…QG。
a.引脚图：
b.功能表：
4.按键控制电路
定时器555构成单稳态触发电路，按动按钮一次产生一个正脉冲。
两个74HC74组成3进制计数器，经74LS1392-4译码器分配产生清“0”信号和计数信号。
电路框图如下所示：
（1）555触发器的作用：
555触发器每按动一次按钮是电路接通，输出一个高电平，相当于一个脉冲上升沿，驱动74HC74触发器。
RSTTHRTRI
OUT
0XX
1>2/3Vcc>2/3Vcc
1<2/3Vcc>1/3Vcc
1<2/3Vcc<1/3Vcc
1>2/3Vcc<1/3Vcc
0
0
不变
1
1
引脚功能：
6脚为THR,触发器输入端,低电平有效；
2脚为TRI,阀值输入端,高电平有效；
4脚为RST,总复位端,低电平有效；
7脚为DIS,放电端；
5脚为CON控制端；
1脚接地；
8脚接电源；
3脚为输出端；
TD为内部三极管。
（2）74HC74触发器
如图所示，通过Q和D相连构成上升沿有效的D触发器，通过555触发器提供的波动脉冲触发实现异步计数。
74HC74芯片引脚图为：
功能表为：
a.驱动方程和时钟方程：
驱动方程：
DA=QA，DB=QB；
时钟方程：
CPA=CP，CPB=QA
b．触发器的状态方程：
由特性方程：
Q=D
可得：
n+1n
QA=QA
n+1n
QB=QB
c.真值表为：
n+1n+1
CPQBQA
000
101
210
300清零
d.波形图：
CP
QA
QB
（3）74LS139芯片
74LS139芯片是一个2-4译码器，把两个74HC74芯片的输出段分别接入该芯片的输入端口，将3进制数值编译后通过Y0、Y1、Y2、Y3端口分别输出，Y0输出为0，用来清零；Y1输出为1，用于驱动十进制计数器计数；Y3输出为4，用于保持，同时回去把两个计数器清零。
a.引脚图：
b.功能表：
输入
输出
允许
选择
Y1Y2Y3Y4
E
BA
1
XX
1111
0
00
0111
0
01
1011
0
10
1101
0
11
1110
二总体电路图
1.显示模块
2.秒脉冲发生器及控制模块
当第一次按开关时，74LS74的输入端A、B分别为0、1，此时输出为Y1信号传送至74HC02，通过190开始计时。
当第二次按开关时，74LS139的输入端AB分别为1、1，此时输出为Y3、Y1，输出信号截止，显示器读数为清0。
当第二次按开关时，74LS74的输入端AB分别为0、0，To信号传送至74HC02,通过190的异步并行置入端重复数字，显示器读数截止。
3.布线说明
（1）要设计出布线图的说明
a、电源、地线的处理：
用宽的地导线组合成一个回路，即构成一个地网来使用，总之，要把所有的地线要连在一起。
b、在布线过程中不能有飞线，也就是不能交叉，若要交叉就要用绝缘线。
c、在布线过程中尽量要让线最短，面积最小，要合理布线。
d、检查布线是否正确，要看地线，电源线是否连接，再看电路图是否连对。
（2）布线
按照所设计的布线图来连线。
元件清单
1通用实验底板：
125X85mm
（2）
2集成电路：
NE555
（1）、CD4060
（1）、74HC74
（2）、74LS190
（2）、74LS248
（2）、74HC02
（1）、74LS139
（1）、74LS4078
（1）。
3晶振：
32768HZ
4电容：
4.7μF/6.3V、10μF、22pF、3~22pF之间
5电阻：
10KΩ
（2）、330Ω、22MΩ、4.7KΩ（8）
6数显：
共阴显示器LC5011-11
（2）
7开关：
单次按键
（1）/8位拨动开关
（1）
8直流稳压电源：
+5V/1A
9连接器：
DISP
（1）
10三极管：
NPN
（1）
11蜂鸣器
（1）
安装调试过程
一、安装调试时采用的方法：
（1）秒脉冲发生器的安装和调试
按电路布线图连线，现用万用表测量每个芯片接电源的引脚与接地引脚之间的电压降，保证每一个芯片有能工作的条件。
然后，可将输出端接发光二极管，观察发光二极管的现实情况。
（2）可预置减法计数器的安装和调试
按电路布线图连线，计数器输出接发光二极管，观察在CP作用下CP为1Hz的状态的变化情况，验证是否为十进制计数器。
（3）译码显示的安装和调试
按电路布线图连线。
将电路输输入接可预置减法计数器的输出。
先观察显示器是否发光，再观察在计数器输出的点位作用下译码器能否译码，然后驱动显示器实现数字的秒变动。
（4）按键控制电路的安装和调试
按电路布线图连线。
按动按钮开关，用万用表检测在按动开关时是否有电流导通；检测在按动按钮开关时555触发器输出有无点位变化；检测74HC74芯片的输出是否随着开关按钮的按动出现电位变化,同时检测电位变化是否为3进制；最后检测74LS139芯片是否实现2—4译码功能，输出端是否有电位变化。
二、出现的问题及解决方法：
（1）安装完成后显示器不发光
由于两块电路板之间用排线连接，接线的引脚不对应，导致电源及数字电位信号无法输送到显示模块的正确位置。
调整排线引脚的连接。
（2）安装完成后显示器发光但无法实现功能
由于电路板还接过程中电路出现短路现象，电路无法提供足够的电压，导致芯片不能正常工作。
检查电路，排除短路现象。
（3）安装完成后能够清零但不能计数
经检查，晶体振荡电路出现断路，没有连入电路中。
重新焊接晶体振荡电路，保证其接入。
（4）安装完成后定时器只有计数清零两个功能
电路中出现竞争冒险干扰。
在电路中接入电容排除干扰。
设计心得
在为期两个星期的数字电子技术课程设计过程中，我们学习到了很多的东西：
首先，进一步加强了我们查阅、收集和分析课程设计要用的有关资料的能力；其次，懂得了要完成一件工作，得专心致志才行，细心耐心；第三，还懂得遇到困难要冷静，要多想解决办法，多尝试。
通过这次课程设计的实训，我们熟悉数字电路的设计与特点，基本上掌握了用555振荡器和74LS系列的集成电路对秒变化及其进位功能的实现。
而且让我们了解了电路设计的基本思路，增强了实践动手能力，理论结合实际的能力也得到加强。
同时，我们对电子产品的设计制造有了更进一步的认识，自己对电子产品的安装调试等基本操作能力也得到进一步提高。
从老师直接发元器件参照指导书安装调试到自己查询资料，了解原理，设计方案；从有现成电路板到自己设计电路板，自己布线。
这些都说明了这次的设计比上一次的电路原理课程设计要困难，同时这对我们也是一种能力的提高。
此外，我们还深深地认识到严谨、认真的科学态度在科学实验中发挥的重要作用。
但是，在这为期两周的课程设计过程中，我们深刻体会到了自己知识的匮乏，自己原来所学的东西只是一些表面性的、理论性的而且是理想化的。
根本不知道在实际中还存还好多问题，设计一个简单的电路所要考虑的问题都要比我们考试时候考虑的问题要多得多。
所以一开始我们就遇到好多困难，尤其是在电路板的布线上出现好多问题。
不过，通过老师和其他同学的热心帮助，我们还是解决了一个又一个的问题。
就这样，在很大程度上提高了我们思考问题的全面性。
数字秒定时器是本次课程设计中比较困难的一个设计课题，它的组成部分多，电路连接及电路板的布线很复杂。
电路设计还要考虑它的前因后果，需要考虑什么功能需要什么电路来实现。
另外，还要考虑它的可行性等等。
而且出现问题后检查起来比较困难，所以我们每焊接完一根导线就在电路板布线图上划掉一根，然后完成一个部分就调试检验一个部分，确保正确才进行下一步工作，出现了问题只要在未检验的部分查寻就可以很快找出。
原来我们学的知识数字电子技术的一些基本的理论知识，通过次实训，使我们的理论知识上升到了一个实践的过程。
同时，在动手实践的过程中也加深了对理论知识的理解和巩固。
总之，通过这次课程设计实训，不仅是我们对所学过的知识有了一些新的的认识，而且提高了我们考虑问题、分析问题的全面性及动手实践操作能力能力。
使我们的综合能力有了更进一步的提高。
参考文献
*数字电子钟《电子产品分析与测试》课程设计任务书
*3154.30秒定时器数字电子技术课程设计报告
*数字电子钟设计报告
*数字电子秒表设计指导书
*数字电子技术课程设计指导、任务书
升级会员 