《数字电路设计实训》实验指导书资料.docx

《数字电路设计实训》实验指导书资料.docx

《《数字电路设计实训》实验指导书资料.docx》由会员分享，可在线阅读，更多相关《《数字电路设计实训》实验指导书资料.docx（22页珍藏版）》请在冰点文库上搜索。

《数字电路设计实训》实验指导书资料

《数字电路设计实训》实验指导书资料

　　数字电路设计实训

　　实验指导书

　　编写人：

许一男审核人：

金永镐

　　延边大学工学院电子信息通信学科

　　目录

　　一、基础实验部分

　　实验一门电路逻辑功能及测试………………………………………………………1实验二组合逻辑电路…………………………5实验三R-S,D,JK触发器…………………………………………………………………9实验四三态输出触发器，锁存器……………………………………………………12实验五集成计数器及寄存器…………………………………………………………15实验六译码器和数据选择器…………………………………………………………18实验七555时基电路……………………………………………………………………21

　　二、选做实验部分

　　实验八时序电路测试机研究…………………………………………………………26实验九时序电路应用…………………………………………………………………29实验十四路优先判决电路……………………………………………………………31

　　三、创新系列实验部分

　　实验十一全加器的模块化程序设计与测试………………………………………33实验十二串行进位加法器的模块化程序设计与测试……………………………35实验十三N选1选择器的模块化程序设计与测试………………………………36

　　实验一门电路逻辑功能及测试

　　一、实验目的

　　1.熟悉门电路逻辑功能

　　2.熟悉数字电路学习机及示波器使用方法

　　二、实验仪器及材料

　　1.双踪示波器2.器件

　　74LS00　　二输入端四与非门　　2片　　74LS20　　四输入端双与非门　　1片　　74LS86　　二输入端四异或门　　1片　　74LS04　　六反相器　　1片

　　三、预习要求

　　1.复习门电路工作原理及相应逻辑表达式。

2.熟悉所用集成电路的引线位置及引线用途。

3.了解双踪示波器的使用方法。

　　VCC四、实验内容

　　1412&y实验前按学习机使用说明先检查学习机电源是否正46常，然后选择实验用的集成电路，按自己设计的实验

　　5电路图接好连线，特别注意Vcc及接地线不能接错。

线接好后经实验指导教师检查无误方可通电实验。

实验中改动接线需先断开电源，接好线后再通电实验。

　　1.测试门电路逻辑功能　　图选用四输入与非门74LS20一只，插入面包板，按图接线，输入端接

　　VS1~S4，输出端接电平显示发光二极管。

将电平开关按表置位，分别测输出电压及逻辑状态。

　　表

　　输入输出1234Y电压HLLLLHHLLLHHHLLHHHHL　　72.异或门逻辑功能测试。

　　1245=13A9106B图

　　=18y=1V

　　选二输入四异或门电路74LS86，按图接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。

　　将电平开关按表置位，将结果填入表中。

　　表

　　输入LHHHHLLLHHHHLLLHHLLLLLLH输出A　　B　　Y　　Y电压　　3.逻辑电路的逻辑关系。

　　用74LS00按图、接线，将输入输出逻辑关系分别填入表、表中表

　　输入输出4AB5&69&810112ABLHLHY　　&321yLLHH&2313&11　　图

　　45&61表

　　&Y3AB12&输入ALLBLHLH输出Y　　3910&281213&11ZH

　　H　　图

　　写出上面两个电路逻辑逻辑表达式。

4.逻辑门传输延迟时间的测量。

　　用六反相器按图接线，输入80Hz连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的tpd值。

　　输出112112112112112112

　　图

　　5.利用与非门控制输出。

　　用一片74LS00按图接线，S接任意电平开关，用示波器观察S对输

　　1出脉冲的控制作用。

　　S&3Y26.用与非门组成其他门电路并

　　测试验证。

　　组成或非门。

　　用一片二输入端四与非门组

　　成或非门　　S　　1　　3　　245&6Y&YABAB

　　画出电路图，测试并填表　　图　　

　　表输入A0011B0101输出Y　　A0011表B0101Y　　组成异或门

　　将异或门表达式转化为与非门表达式。

画出逻辑电路图。

测试并填表

　　五、实验报告

　　1.按各步骤要求填表并画逻辑图。

2.回答问题：

　　怎样判断门电路逻辑功能是否正常？

　　与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？

什么

　　状态时禁止脉冲通过？

异或门又称可控反向门，为什么？

　　实验二组合逻辑电路

　　一、实验目的

　　1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

　　二、实验仪器及材料

　　器件

　　74LS00　　二输入端四与非门　　3片　　74LS86　　二输入端四异或门　　1片　　74LS54　　四组输入与或非门　　1片

　　三、预习要求

　　1.预习组合逻辑电路的分析方法。

　　2.预习用与非门和异或门构成的半加器、全加器的工作原理。

3.预习二进制数的运算。

　　四、实验内容

　　实验1：

组合逻辑电路功能测试。

　　1213A&111G3&1342112&2G63Y1G15B10&16G4945&1G2CG51213&26Y2G7用2片74LS00组成图所示逻辑电路。

为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

　　8&211

　　图

　　图中A、B、C接电平开关，Y1、Y2接发光管电平显示。

　　按表要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。

　　将运算结果与实验比较。

　　表输入A00011110B00111001C01110010Y1　　输出Y2　　

　　实验2：

基于一个74LS86芯片和一个74LS00芯片的半加器设计

　　测试用异或门和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图。

　　图半加器的逻辑电路　　在学习机上用异或门和与门接成以上电路。

A、B接电平开关S。

Y、Z

　　接电平显示。

　　按表要求改变A、B状态，填表。

　　表输入端AB输出端YZ00100111　　

　　实验3：

实验2：

基于三个74LS00芯片的全加器设计

　　测试全加器的逻辑功能

　　写出图电路的逻辑表达式。

根据逻辑表达式列真值表。

　　根据真值表画逻辑函数SiCt的卡诺图。

　　图

　　Bi、Ci-1　　Bi、Ci-1Ai　　00　　01　　1110　　Ai　　00　　01　　111001　　01　　

　　Si=　　Ci=

　　填写表各点状态

　　表

　　AiBiCi-1YZX1X2X3SiCi

　　000　　

　　010　　

　　100　　

　　110　　

　　001　　011　　101　　111　　

　　按原理图选择与非门并连接进行测试，将测试结果记入表，并与上

　　表进行比较看逻辑功能是否一致。

　　4.测试用异或、与或和非门组成的全加器的逻辑功能。

　　全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

　　画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻

　　辑表达式。

　　找出异或门、与或非门和与门器件按自己画出的图接线。

接线时注

　　意与或非门中不用的与门输入端接地。

　　当输入端Ai、Bi、及Ci-1为下列情况时，用万用表测量Si和Ci的电

　　位并将其转为逻辑状态填入下表。

　　表

　　Ai00110011输入端Bi01010101AiBiCi-1输出端SiCiCi-100001111000001Si　　010011100101Ci　　110111五、实验报告

　　1.整理实验数据、图表并对实验结果进行分析讨论。

2.总结组合逻辑电路的分析方法。

　　实验三触发器R—S，D，J—K

　　一、实验目的

　　1.熟悉并掌握R—S、D、J—K触发器的构成，工作原理和功能测试方法。

2.学会正确使用触发器集成芯片。

　　3.了解不同逻辑功能FF相互转换的方法。

　　二、实验仪器及材料

　　1.双踪示波器2.器件74LS00　　74LS74　　74LS112

　　二输入端四与非门

　　双D触发器双J—K触发器

　　1片

　　1片1片

　　三、实验内容

　　1.基本R—SFF功能测试：

　　两个TTL与非门首尾相接构成的基本R—SFF的电路如图所示。

试按下面的顺序在Sd、Rd：

　　Q&13~Q&246Sd=0Sd=1Sd=1Sd=1

　　Rd=1Rd=1Rd=0

　　Rd=1　　

　　5~Sd~Rd　　图基本R—SFF电路

　　观察并记录FF的Q、Q端的状态，将结果填入下表中，并说明在上述各种输入状态下，FF执行的是什么功能？

　　表

　　Sd0111Rd1101QQ逻辑功能　　Sd端接低电平，Rd端接脉冲。

　　Sd端接高电平，Rd端接脉冲。

连接Rd、Sd，并加脉冲。

　　记录并观察、、三种情况下，Q、Q端的状态。

从中你能否总结出基本R—SFF的Q或Q端的状态改变和输入端Sd和Rd的关系。

　　当Sd、Rd都接低电平时，观察Q、Q端的状态。

当Sd、Rd同时

　　低电平跳为高电平时注意观察Q、重复3~5次看Q、Q端的状态，Q端的状态是否相同，以正确理解“不定”状态的含义。

2.维持一阻塞型D触发器功能测试。

　　双D型正边沿异步置1端，置0端。

CP为时钟脉冲端。

　　分别在Sd、Rd端加低电平，观察并记录Q、Q端的状态。

　　令Sd、Rd端为高电平，D端分别接高，低电

　　平，用点动脉冲作为CP，观察并记录当CP为

　　0、↑、1、↓时Q端状态的变化。

　　图DFF逻辑符号

　　当Sd=Rd=1、CP=0，改变D端信号，观察Q端的状态是

　　否变化？

整理上述实验数据，将结果填入下表中。

　　令Sd=Rd=1，将D和Q相连，CP加连续脉冲，用双踪示波器观察

　　并记录Q相对于CP的波形。

　　表

　　~Rd~SdDCP~QQSd0111Rd1011CPXXDXX01Qn01010101Qn1　　2.负边沿J—K触发器功能测试。

　　双J—K负边沿触发器74LS112芯片的逻辑符号如图所示。

　　自拟实验步骤，测试其功能，并将结果填入表中。

若令J=K=1时，CP端加连续脉冲，用双踪示波器观察Q~CP波形，和DFF的Ｄ和Q端相连时观察到的Ｑ端的波形相比较，有何异同点？

　　~Sd~RdJCPK

　　Q

　　~Q

　　3.触发器功能转换　　图将Ｄ触发器和J—K触发器转换成T触发器，列出表达式，画出实验

　　电路图。

　　接入连续脉冲，观察各触发器CP及Q端波形。

比较两者关系。

自拟实验数据表并填写之。

　　表Sd011111Rd101111CPXX　　JXX01XXKXXXX01QnXX0011Qn1　　四、实验报告

　　1.整理实验数据并填表。

　　2.写出实验内容3、4的实验步骤及表达式。

3.画出实验4的电路图及相应表格。

4.总结各类触发器的特点。

　　实验四三态输入触发器及锁存器

　　一、实验目的

　　1.掌握三态输入触发器及锁存器的功能及使用方法。

2.学会用三态输入触发器和锁存器构成的功能电路。

　　二、实验仪器及材料

　　1.双踪示波器2.器件

　　CD4043　　三态输出四R—S触发器　　一片

　　74LS75

　　四位D锁存器

　　一片

　　三、实验内容

　　1.锁存器功能及应用

　　图为74LS75四D锁存器，每两个D锁存器一个锁存信号G控制，当G为高电平时，输出端Q随输入端D信号的状态变化，当G高变低时，Q锁存在G端高变低前Q的电平上。

　　161514131211109Q/QGDGDQ/QQ/QGDGDQ/Q12345678图

　　验证图锁存器功能，并列出功能状态表。

　　用74LS75组成的数据锁存器按图接线，1D~4D接逻辑开关作为数据输入端，G1,2和G1,4接到一起作为锁存选通信号ST，1Q~4Q分别接到7段译码器的A—D端，数据输出数码管显示。

　　设：

逻辑电平H为“1”，L为“0”　　ST=1。

　　输入0001,0011,0111，观察数码管显示。

　　ST=0，输入不同数据，观察输出变化。

　　161S1RVCC423Q1A2S23671341D2D3D4D1Q2Q3Q4Q1615189627逻辑电平STABCD8Q2SGND12译码器2R3S3R12211Q3G1,2G3,44S74LS754REN14115513Q4VSS　　图　　图

　　6

　　2.三态输出触发器功能及应用。

　　4043为三态R—S触发器，其包含有四个R—S触发器单元，输出端均用CMOS传输门对输出状态施加控制。

当传输门截止时，电路输出呈“三态”，即高阻状态。

管脚排列见图。

三态输入R—S触发器功能测试

　　验证R—S触发器功能，并列出功能表。

　　注意：

不用的输入端必须接地，输出端可悬空。

　　注意判别高阻状态，参考方法：

输出端为高阻状态时用万

　　用表电压档测量电压为零，用点组档测量电压为无穷大。

　　用三态触发器4043构成总线数据锁存器

　　图是用4043和一个四2输入端与非门4081及一片4069构成的总线数据锁存器。

　　分析电路的工作原理。

　　写出输出端Q与输入端A、控制端ST、EN的逻辑关系。

按图接线，测试电路功能，验证的分析。

注意：

4043的R和EN端不能悬空，可接到逻辑开关上。

　　四、思考和选做

　　1.图中输出端Q与输入端A的相位是否一致？

如果想使输出端和输入端完全一致，应如何改动电路？

　　2.如果将输入端A接不同频率脉冲信号，输出结果如何？

试试看。

　　五、实验报告

　　1.总结三态输出触发器的特点。

　　2.整理并画出4043和74LS75的逻辑功能表。

　　3.比较图和图锁存器的异同，总结锁存器的组成、功能及应用。

　　+5UU1Q2Q3Q4Q291011213513114069246129Q1Q2Q3Q414U12568912131A1B2A2B3A3B4A4B16Q0Q1Q2Q3291014367121114151141S1R2S2R3S3R4S4R　　数据输入数据输出S8STR24043404377EN图

　　实验五集成计数器及寄存器

　　一、实验目的

　　1.熟悉集成计数器的逻辑功能和各控制端作用。

2.掌握计数器使用方法。

　　二、实验仪器及材料

　　1.双踪示波器2.器件：

74LS90　　74LS00

　　十进制计数器2片

　　二输入端四与非门1片

　　三、实验内容及步骤

　　1.集成计数器74LS90功能测试。

　　74LS90是二一五一十进制异步计数器，　　

　　R0

（1）S9

（1）逻辑简图为图所示模二模五1121R0

（2）S9

（2）74LS90具有下述功能：

　　直接置0R0=1）直接置9S9=1）

　　二进制计数　　图74LS90逻辑图

　　五进制计数

　　十进制计数

　　按芯片引脚图分别测试上述功能并填入表、表、表中。

　　QAQBQCQDABCQACQBQCQDQABQBCP90R0

（1）R0

（2）S9

（1）S9

（2）QCQDCPBA90R0

（1）R0

（2）S9

（1）S9

（2）A　　

　　十进制

　　二—五混合进制

　　2.计数器级连

　　分别用2片74LS90计数器级连成二—五混合进制、十进制计数器。

画出连线电路图。

　　按图接线，并将输出端接到相应数码显示器的输入端，用单脉冲作为

　　输入脉冲验证设计是否正确。

　　表功能表

　　输出R0R0S9QDQCQBQA表二—五混合进制计数0123456789输出QAQBQCQD　　表十进制计数0123456789输出QDQCQBQA　　HHLXHHXLXXHHXLXLLXLXLXXLXLLX

　　3.任意进制计数器设计方法

　　采用脉冲反馈法。

可用74LS90组成任意模计数器，图是用74LS90实现模7计数器的两种方案。

图采用复位法，即计数计到M异步清0。

图采用置位法，即计数器M—1异步置0。

　　CQAQBQCQDCQD231QAQBBQCR0

（2）R0

（1）R0

（2）R0

（1）90S9

（2）S9

（1）A90S9

（2）S9

（1）ABCP

　　CP

　　图74LS90实现七进制计数方法

　　当实现十以上进制的计数器时可将多片级连使用。

　　图是45进制计数的一种方案，输出为8421BCD码。

　　图

　　按图接线，并将输出接到显示器上验证。

设计一个六十进制计数器并接线验证。

记录上述实验各级同步波形。

　　四、实验报告

　　1.整理实验内容和各实验数据。

　　2.画出实验内容1、2所要求的电路图及波形图。

3.总结计数器使用特点。

　　实验六译码器和数据选择器

　　一、实验目的

　　1.熟悉集成译码器。

2.了解集成译码器应用。

　　二、实验仪器及材料

　　1.双踪示波器

　　2.器件74LS139　　2—4线译码器　　1片　　74LS153　　双4选1数据译码器　　1片　　74LS00　　二输入端四与非门　　1片

　　三、预习要求

　　1.预习译码器的工作原理。

2.预习数据选择器的工作原理。

　　四、实验内容

　　内容1.译码器功能测试装

　　将74LS139译码器按图接线，按表输入电平分别置位，填输出状态表

　　表

　　输入使能GHLLLL

　　图

　　内容2.译码器转换

　　将双2—4线译码器转换为3—8线译码器。

复画出转换电路图；

　　在学习机上接线并验证设计是否正确；

　　设计并填写该3—8线译码器功能表，画出输入、输出波形；

　　BXLLHH选择AXLHLH输出Y1Y2Y3Y4内容3.安数据选择器的测试及应用；

　　复将双4选1数据选择器74LS153参照图接线，测试其功

　　能并填写功能表；

　　7.在将学习机脉冲信号源中固定连续脉冲4个不同频率的信号连接到

　　数据选择器4个输入端，将选择端置位，使输出端可分别观察到4种不同频率脉冲信号；

　　设分析上述实验结果并总结数据选择器作用；

　　图表

　　选择端数据输入端BAXXLLLLLHLHHLHLC0C1C2C3XXXXLXXXHXXXXLXXXHXXXXLXXXHX输出控制GHLLLLLL　　输出YHHHH

　　XXXLXXXHLL五、实验报告

　　1.画出实验要求的波形图。

　　2.画出实验内容2、3的接线图。

　　六、思考题

　　1.总结译码器和数据选择器的使用体会。

　　实验七555时基电路

　　一、实验目的

　　1.掌握555时基电路的结构和工作原理，学会对此芯片的正确使用。

2.学会分析和测试用555时基电路构成的多协振荡器、单稳态触发器。

　　R—S触发器等三种典型电路。

　　二、实验仪器及材料

　　1.示波器

　　2.器件NE556双时基电路1片

　　二极管1N4148　　2只电位器22K，1K　　2只电阻、电阻　　若干扬声器　　一支

　　三、预习要求

　　1.预习555时基电路的工作原理。

　　四、实验内容

　　内容1.时基电路功能测试

　　本实验所用的555时基电路芯片为NE556，同一芯片上集成了两个各自独立的555时基电路，图中各管脚的功能简述如下：

　　TH高电平触发端：

当TH端电平大于2/3Vcc，输出端OUT呈低电

　　平，DIS端导通；

　　TR低电平触发端：

当TR端电平小于1/3Vcc时，OUT端呈现高电

　　平，DIS端关断；

　　R复位端：

R=0，OUT端输出低电平，DIS端导通；

　　VC控制电压端：

VC接不同的电压值可以改变TH、TR的触发电平

　　值；

　　DIS放电端：

其导通或关断为RC回路提供了放电或充电的通路；OUT输出端；

　　表

　　芯片的功能如表所示，管脚如图所示，功能简图如图所示。

按图接线，可调电压取自电位器分压器；按表逐项测试其功能并记录；内容2.555时基电路构成的多谐振荡器电路如图所示。

　　图时基电路556管脚图

　　图时基电路功能简图

　　图测试接线图　　图多谐振荡器电路按图接线。

图中元件参数如下：

　　R1=15KΩ　　R2=5KΩC1=μFC2=μF

　　用示波器观察并测量OUT端波形的频率；

　　和理论估算值比较，算出频率的相对误差值；

　　8.若将电阻值改为R1=15KΩR2=10KΩ，电容C不变，上述的数据

　　有何变化？

　　根据上述电路的原理，充电回路的支路是R1R2C1，放电回路的支路

　　是R2C1，将电路略作修改，增加一个电位器RW和两个引导二极管。

　　构成图所示的占空比可调的多谐振荡器；

　　qR1R1R2

　　其占空比q为　　

　　改变RW的位置，可调节q值；

　　合理选择元件参数（电位器选用22KΩ），使电路的占空比q=，调试正脉冲宽度为；

　　调试电路，测出所用元件的数值，估算电路的误差；内容3.555构成的单稳态触发器

　　实验如图所示。

　　图占空比可调的多谐振荡器电路　　图单稳态触发器电路按图接线，图中R=10KΩ，C1=μF，V1是频率约为10KHZ左右的方波时，用双踪示波器观察OUT端相对于V1的波形，并测出输出脉冲的宽度TW；

　　调节V1的频率，分析并记录观察到的OUT端的波形变化；若想使TW=10μS，怎样调整电路？

测出此时各有关的参数值；内容4.555时基电路构成的R-S触发器实验如图所示。

　　先令VC端悬空，调节R，S端的输

　　入电平值，观察V0的状态在什么时刻0变1，或1变0？

测出V0的状态切换时，R、S端的

　　电平值；

　　若要保持V0端的状态