数字电路练习综述.docx

数字电路练习综述.docx

《数字电路练习综述.docx》由会员分享，可在线阅读，更多相关《数字电路练习综述.docx（12页珍藏版）》请在冰点文库上搜索。

数字电路练习综述

一、填空题

1.数制变换

（134）D=（﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎）B=（﹎﹎﹎﹎﹎）H；

（4E7）H=（﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎）B；

（01011110.10110010）B=（﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎）H

（1259）D=（﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎）8421BCD。

*2.74HC系列CMOS集成电路在VDD=+5V典型工作电源电压下其高电平值VOH（min）=﹎﹎﹎﹎、低电平值VOL（max）=﹎﹎﹎﹎，阈值电压VTH=﹎﹎﹎﹎；

TTL系列器件的电源电压VCC为﹎﹎﹎V，其典型值VOH=﹎﹎﹎﹎、VOL=﹎﹎﹎﹎。

3.逻辑门电路如图题1-1所示，写出输出函数Y的表达式

图题1-1

4.三态门（TSL）可能出现的状态为：

①﹎﹎﹎﹎；②﹎﹎﹎﹎；③﹎﹎﹎﹎；三态门作总线传输的示意图如图题1-2所示。

设在CS（7..0）==01111111时，那么，这一时刻在总线上数据为﹎通过总线进行正常传输。

图题1-2

二、逻辑代数、简单组合逻辑电路和触发器（24分）

1.写出下列逻辑公式的结果

2将逻辑函数F（Q3,Q2,Q1,Q0）=Σm（0，13，14，15）+Σd（1，2，3，9，10，11），用卡诺图示意，画简并写出逻辑函数F表达式。

⒊用逻辑代数法化简逻辑函数。

⒋组合逻辑电路如图2-1所示，设模块名为〝vl〞，要求试用VerilogHDL数据流方式描述该逻辑电路。

图题2-1

*⒌PAL电路如图2-2所示，试写出该电路的逻辑表达式，即L0和L1。

图题2-2

⒍已知JK触发器和D触发器的输入信号波形分别如图题2-3-a及2-3-b所示。

设触发器的初始状态为0。

要求：

分别画出触发器输出端Q的波形图。

图题2-3-a图题2-3-b

三、小规模逻辑电路分析。

（12分）

1.试分析逻辑电路如图题3-1所示，要求：

①写出输出变量的逻辑方程式；②列出功能真值表；③标明电路逻辑功能名称。

图题3-1

2试分析如图题3-2所示时序逻辑电路（设电路的初态为0）。

要求：

①写出各JK触发器的驱动方程、状态方程以及电路的输出方程；②列状态转换表和状态转换图；③画输出变量（Q1,Q0及Z）时序波形图。

图题3-2

四、设计数字逻辑电路（14分）

1.已知状态图如图题4-1所示。

试用上边沿D触发器和逻辑门电路设计能满足本图的同步时序逻辑电路。

设计步骤要求：

列出状态转换表，写出各D触发器驱动方程和状态方程，画出同步时序逻辑电路。

图题4-1

2..设计数字函数发生器，在图题4-2上完成（可以添加逻辑门电路或其他符号）。

试选用8选1数据选择器74151设计数字函数发生器，其逻辑表达式为Z（R、Y、G）＝m0+m3+m5+m6+m7。

图题4-2

*五、脉冲波形的产生及整形电路。

（8分）

由555集成电路（功能表见附件四）组成的应用电路如图题5所示，若要求扬声器在开关S瞬间按下后以1.2KHZ的频率持续响10秒。

要求：

①试说明各电路的名称；②定量计算R1、R2的电阻值。

.

图题-5

六、中规模集成时序逻辑电路应用（16分）

*1.双向移位寄存器74194（功能表见附件三）和逻辑门电路组成的时序逻辑电路如图题6-1所示，试分析时序电路画出电路状态转换图及输出变量（Q3、Q2、Q1、Q0）的时序波形图（注意：

图中已知CP、启动输入变量LD的波形）。

图题6-1

⒉可预置四位二进制加法计数器74LS161（功能表见附件二）和逻辑门电路组成的时序逻辑电路如图题6-2所示，试分析时序逻辑电路画出相应的状态转换图。

图题6-2

一、填空题（20分）

1.数制变换

（134）D=（﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎）B=（﹎﹎﹎﹎﹎）H；

（4E7）H=（﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎）B；

（01011110.10110010）B=（﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎）H

（1259）D=（﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎）8421BCD。

2.74HC系列CMOS集成电路在VDD=+5V典型工作电源电压下其高电平值VOH（min）=﹎﹎﹎﹎、低电平值VOL（max）=﹎﹎﹎﹎，阈值电压VTH=﹎﹎﹎﹎；

TTL系列器件的电源电压VCC为﹎﹎﹎V，其典型值VOH=﹎﹎﹎﹎、VOL=﹎﹎﹎﹎。

3.逻辑门电路如图题1-1所示，写出输出函数Y的表达式

图题1-1

4.三态门（TSL）可能出现的状态为：

①﹎﹎﹎﹎；②﹎﹎﹎﹎；③﹎﹎﹎﹎；三态门作总线传输的示意图如图题1-2所示。

设在CS（7..0）==01111111时，那么，这一时刻在总线上数据为﹎，﹎数据通过总线进行正常传输。

图题1-2图题1-3

*⒌CMOS传输门（TG）的一个重要用途是做﹎﹎﹎﹎﹎﹎﹎﹎﹎；分析图题1-3所示电路，并写出图题1-3中的L逻辑表达式﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎﹎。

二、逻辑代数、简单组合逻辑电路和触发器（24分）

1.写出下列逻辑公式的结果

3将逻辑函数F（Q3,Q2,Q1,Q0）=Σm（1,3,5,7,9,）+Σd（10,11,12,13,14,15），用卡诺图示意，画简并写出逻辑函数F表达式。

⒊用逻辑代数法化简逻辑函数。

⒋组合逻辑电路如图2-1所示，设模块名为〝vl〞，要求试用VerilogHDL数据流方式描述该逻辑电路。

图题2-1

⒌PAL电路如图2-2所示，试写出该电路的逻辑表达式，即L0和L1。

图题2-2

⒍已知JK触发器和D触发器的输入信号波形分别如图题2-3-a及2-3-b所示。

设触发器的初始状态为0。

要求：

分别画出触发器输出端Q的波形图。

图题2-3-a图题2-3-b

三、小规模逻辑电路分析。

（12分）

1.试分析逻辑电路如图题3-1所示，要求：

①写出输出变量的逻辑方程式；②列出功能真值表；③标明电路逻辑功能名称。

图题3-1

3试分析如图题3-2所示时序逻辑电路（设电路的初态为0）。

要求：

①写出各JK触发器的驱动方程、状态方程以及电路的输出方程；②列状态转换表和状态转换图；③画输出变量（Q1,Q0及Z）时序波形图。

图题3-2

四、设计数字逻辑电路（14分）

1.已知状态图如图题4-1所示。

试用上边沿D触发器和逻辑门电路设计能满足本图的同步时序逻辑电路。

设计步骤要求：

列出状态转换表，写出各D触发器驱动方程和状态方程，画出同步时序逻辑电路。

图题4-1

2..为了使3/8线74138译码器的Y5N脚输出为〝0〞，见图题4-2。

试标出各输入端应置的逻辑电平，请在图题4-2上完成，高电平用〝H〞、低电平用〝L〞表示。

图题4-2

六、中规模集成时序逻辑电路应用（16分）

1.双向移位寄存器74194（功能表见附件三）和逻辑门电路组成的时序逻辑电路如图题6-1所示，试分析时序电路画出电路状态转换图及输出变量（Q3、Q2、Q1、Q0）的时序波形图（注意：

图中已知CP、启动输入变量RD的波形）。

图题6-1

⒉可预置四位二进制加法计数器74LS161（功能表见附件二）和逻辑门电路组成的时序逻辑电路如图题6-2所示，试分析时序逻辑电路画出相应的状态转换图。

图题6-2

图题7